Read Books Online and Download eBooks, EPub, PDF, Mobi, Kindle, Text Full Free.
Conception Darchitectures Paralleles De Turbo Decodeurs De Codes Produits
Download Conception Darchitectures Paralleles De Turbo Decodeurs De Codes Produits full books in PDF, epub, and Kindle. Read online Conception Darchitectures Paralleles De Turbo Decodeurs De Codes Produits ebook anywhere anytime directly on your device. Fast Download speed and no annoying ads. We cannot guarantee that every ebooks is available!
Book Synopsis Conception d'architectures parallèles de turbo-décodeurs de codes produits by : Camille Jean Bruno Leroux
Download or read book Conception d'architectures parallèles de turbo-décodeurs de codes produits written by Camille Jean Bruno Leroux and published by . This book was released on 2008 with total page 162 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'invention des turbocodes convolutifs en 1991 marqua le début de nombreuses recherches sur les codes correcteurs d'erreurs. Ces travaux ont notamment abouti à la découverte du turbo-décodage des codes produits en 1994 et à la renaissance des codes LDPC en 1999. Depuis lors, bien que la recherche algorithmique poursuive son chemin en proposant de nombreux codes et algorithmes de décodage, l'intérêt des chercheurs pour l'implantation de tels algorithmes sur puce se fait grandissant. En effet, les applications actuelles sont de plus en plus exigeantes en terme de performance, débit, complexité, consommation etc... Afin de répondre à cette demande croissante des applications de télécommunication et malgré l'évolution de la technologie microélectronique, de nouvelles méthodes de conception repoussent les limites des performances des systèmes de communication. Dans cette thèse, nous nous intéressons à la conception d'architectures parallèles de turbo-décodeurs de codes produits à base de codes algébriques BCH et Reed-Solomon à pouvoir de correction unitaire. Nous avons sélectionné l'algorithme de décodage de Chase-Pyndiah pour sa faible complexité et ses performances de décodage. Après un état de l'art sur le décodage itératif des codes produits, nous donnons les contraintes liées au domaine d'application visé, à savoir les communications optiques à très haut débit (réseau d'accès ou transport). Une exploration des différents niveaux de parallélisme au sein du processus de décodage itératif nous permet de resituer les architectures existantes dans l'espace de conception. D'autre part, l'exploitation méthodique de ces niveaux de parallélisme aboutit à trois nouvelles solutions architecturales de turbo-décodeurs de codes produits. L'un des verrous lors de la conception d'architectures hautement parallèles de turbo-décodeurs de codes produits est la mémoire d'entrelacement. Celle-ci engendre des conflits d'accès et représente une grande partie de la surface totale du circuit. Les architectures auxquelles nous aboutissons permettent de s'affranchir de la mémoire d'entrelacement et ainsi d'augmenter les taux de parallélisme jusqu'à O(n2log(n)) pour un code algébrique de longueur n.
Book Synopsis La montée en débit dans les architectures de turbo décodage de codes convolutifs by : Oscar David Sanchez Gonzalez
Download or read book La montée en débit dans les architectures de turbo décodage de codes convolutifs written by Oscar David Sanchez Gonzalez and published by . This book was released on 2013 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: Les turbocodes sont des codes correcteurs d'erreurs qui présentent des performances remarquables, proches de la limite théorique de Shannon. Ils utilisent un décodage itératif qui permet d'avoir une complexité matérielle limitée. Cependant, à cause de ce traitement itératif le débit de décodage est fortement réduit. Au début de nos activités de recherche l'architecture la plus rapide de turbo-décodage dans la littérature atteignait un débit autour de 700 Mbit/s. Plusieurs autres travaux proposaient des architectures capables d'atteindre des débits d'environ 100 Mbit/s. Des travaux de recherche devaient donc se faire pour concevoir des architectures qui permettaient le décodage à plusieurs Gbit/s. Ainsi, les besoins de l'industrie peuvent être atteints et des systèmes de communication de haute performance peuvent être conçus dans le futur. La première partie de cette thèse étudie les turbocodes à partir d'un point de vue algorithmique. Plusieurs algorithmes pour les décodeurs SISO sont explorés, ainsi que les techniques de parallélisme de turbo-décodage. L'analyse de la convergence des turbo-décodeurs parallèles est effectuée, et un nouvel ordonnancement pour turbo-décodeurs shuffled est présenté. Pour ce faire, les diagrammes d'EXIT (EXtrinsic Information Transfer) sont utilisés. Leur emploi nous a permis de concevoir un nouvel ordonnancement pour turbo-décodeurs shuffled. Dans la seconde partie de la thèse nous considérons les problèmes architecturaux qui apparaissent lors de la mise en oeuvre de turbo-décodeurs. Ainsi, un décodeur SISO radix-16 est conçu pour briser le goulot d'étranglement de l'algorithme de turbo-décodage. C'est un décodeur SISO de faible complexité qui est utilisé comme le principal bloc de calcul d'une architecture turbo-décodage hautement parallèle. Ce décodeur SISO est basé sur l'élimination des chemins parallèles dans le diagramme d'un treillis radix-16. Pour maîtriser la complexité il utilise une unité ACS (Add Compare Select) radix-8, ce qui nous permet aussi de réduire le chemin critique. Deux techniques complémentaires sont introduites afin de surmonter la dégradation qui apparaît lorsque des turbo-décodeurs basés sur le décodeur SISO proposé sont considérées. Nous proposons également des solutions architecturales pour concevoir des turbo-décodeurs hautement parallèles radix-16. Enfin, nous présentons une méthodologie pour explorer efficacement l'espace de conception des différentes architectures de turbo-décodage. Le but principal est de réduire le temps de conception de manière à pouvoir estimer le débit qui peut être attendu dès le début du processus de conception
Book Synopsis CONCEPTION ET PERFORMANCES D'UN CIRCUIT INTEGRE TURBO DECODEUR DE CODES PRODUITS by : OLIVIER.. RAOUL
Download or read book CONCEPTION ET PERFORMANCES D'UN CIRCUIT INTEGRE TURBO DECODEUR DE CODES PRODUITS written by OLIVIER.. RAOUL and published by . This book was released on 1997 with total page 200 pages. Available in PDF, EPUB and Kindle. Book excerpt: LES TURBO CODES CONVOLUTIFS, INVENTES EN 1992 A L'ENSTBR PAR C. BERROU ET AL., SONT DES CODES CORRECTEURS D'ERREURS DONT LE POUVOIR DE CORRECTION AVOISINE LA LIMITE THEORIQUE DE SHANNON. LEURS EXCELLENTES PERFORMANCES ET LA FAIBLE COMPLEXITE DES DECODEURS CORRESPONDANTS ONT INCITE R. PYNDIAH ET AL. A TRANSPOSER LES CONCEPTS NOVATEURS DU TURBO DECODAGE DES CODES CONVOLUTIFS A DE PUISSANTS CODES EN BLOCS CONCATENES, LES CODES PRODUITS. EN 1994 A L'ENSTBR, R. PYNDIAH A PROPOSE UN ALGORITHME DE TURBO DECODAGE DES CODES PRODUITS DONT LES PERFORMANCES EN TERME DE TAUX D'ERREURS BINAIRES SE SONT AVEREES COMPARABLES A CELLE DES TURBO CODES CONVOLUTIFS, VOIRE MEILLEURES POUR LES RENDEMENTS DE CODAGE ELEVES (>0,7). CETTE THESE TRAITE DE L'INTEGRATION SUR SILICIUM DE CET ALGORITHME DE TURBO DECODAGE DES CODES PRODUITS. NOUS PROPOSONS DEUX ARCHITECTURES POUR IMPLANTER LE CIRCUIT. LA PREMIERE EST UNE STRUCTURE MODULAIRE DANS LAQUELLE LES DONNEES SONT TRAITEES SEQUENTIELLEMENT. LA SECONDE S'APPARENTE A UNE MACHINE DITE DE VON NEUMANN ET PERMET DE TRAITER LES DONNEES SEQUENTIELLEMENT OU PAR BLOCS. LES AVANTAGES ET INCONVENIENTS DE CHAQUE SOLUTION - EN TERMES DE DEBIT, DE LATENCE ET DE TAILLE DES MEMOIRES UTILISEES - SONT DISCUTES DANS L'ETUDE. NOUS ABORDONS ENSUITE LA CONCEPTION DE L'UNITE DE DECODAGE POUR DES CODES PRODUITS CONSTRUITS A PARTIR DE CODES BCH. LES SURFACES DE SILICIUM OBTENUES, BIEN QUE RELATIVEMENT IMPORTANTES, PERMETTENT DE CONCLURE A L'INTEGRABILITE DE L'ALGORITHME. NOUS PROPOSONS ALORS DIFFERENTES SOLUTIONS POUR REDUIRE DE PRES DE 60% LA SURFACE DE L'UNITE DE DECODAGE SANS DEGRADER SIGNIFICATIVEMENT LES PERFORMANCES DU CIRCUIT. CES RESULTATS, CONCRETISES PAR LA REALISATION D'UN PREMIER PROTOTYPE DE TURBO DECODEUR SUR CIRCUIT FPGA XILINX, FONT DES TURBO CODES EN BLOCS UNE ALTERNATIVE SEDUISANTE AUX SOLUTIONS RETENUES JUSQU'ALORS POUR LES TRANSMISSIONS NUMERIQUES NECESSITANT UNE FORTE EFFICACITE SPECTRALE ET UN TRES FAIBLE TAUX D'ERREURS.
Book Synopsis Conception et performances d'un circuit integre turbo decodeur de codes produits by : Olivier Raoul
Download or read book Conception et performances d'un circuit integre turbo decodeur de codes produits written by Olivier Raoul and published by . This book was released on 1997 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:
Book Synopsis Towards Optimized Flexible Multi-ASIP Architectures for LDPC/Turbo Decoding by : Purushotham Murugappa Velayuthan
Download or read book Towards Optimized Flexible Multi-ASIP Architectures for LDPC/Turbo Decoding written by Purushotham Murugappa Velayuthan and published by . This book was released on 2012 with total page 163 pages. Available in PDF, EPUB and Kindle. Book excerpt: De nombreuses techniques de codage de canal sont spécifiées dans les nouvelles normes de communications numériques, chacune adaptée à des besoins applicatifs spécifiques (taille de trame, type de canal de transmission, rapport signal-à-bruit, bande-passante, etc.). Si l'on considère les applications naissantes multi-mode et multi-standard, ainsi que l'intérêt croissant pour la radio logicielle et la radio cognitive, la combinaison de plusieurs techniques de correction d'erreur devient incontournable. Néanmoins, des solutions optimales en termes de performance, de consommation d'énergie et de surface sont encore à inventer et ne doivent pas être négligées au profit de la flexibilité. Dans ce contexte, ce travail de thèse a exploré le modèle d'architecture multi-ASIP dans le but d¿unifier l'approche orientée sur la flexibilité et celle orientée sur l'optimalité dans la conception de décodeurs de canal flexibles. En considérant principalement les applications exigeantes de décodage itératif des turbocodes et des codes LDPC, des architectures multi-ASIP de décodeurs de canal sont proposées ciblant une grande flexibilité combinée à une haute efficacité architecturale en termes de bits/cycle/iteration/mm2. Différentes solutions architecturales et différentes approches de conception sont explorées pour proposer trois contributions originales. La première contribution concerne la conception d'un décodeur LDPC/Turbo multi-ASIP extensible, flexible et haut débit. Plusieurs objectifs de conception sont atteints en termes d'extensibilité, de partage de ressources, et de vitesse de configuration. Le décodeur proposé, nommé DecASIP, supporte le décodage des codes LDPC et turbocodes spécifiés dans les normes WiFi, WiMAX et LTE. L'extensibilité apportée par l'approche multi-ASIP basée sur des réseaux sur puces (NoC) permet d'atteindre les besoins en haut débit des normes actuelles et futures. La deuxième contribution concerne la conception d'un ASIP paramétré pour le turbo-décodage (TDecASIP). L'objectif étant d'étudier l'efficacité maximale atteignable pour un turbo décodeur basé sur le concept ASIP en maximisant l'exploitation du parallélisme de sous-blocs. En outre, avec cette architecture nous avons démontré la possibilité de concevoir des coeurs de traitement paramétrables et dédiés à l'application en utilisant le flot de conception ASIP existant. La troisième contribution correspond à la conception d'un ASIP optimisé pour le décodage des codes LDPC (LDecASIP). Comme pour TDecASIP, l'objectif étant d'étudier l'efficacité maximale atteignable pour un décodeur de codes LDPC basé sur le concept ASIP en augmentant le degré de parallélisme et la bande passante des mémoires. Une quatrième contribution principale de cette thèse porte sur le prototypage matériel. Une plateforme de communication complète intégrant 4-DecASIP pour le décodage de canal a été prototypé sur une carte à base de circuits FPGA. À notre connaissance, c'est le premier prototype FPGA publié de décodeur de canal flexible supportant le décodage des turbocodes et des codes LDPC avec une architecture multi-ASIP intégrant des NoC. De plus, une intégration ASIC de ce décodeur a été réalisée par le CEA-LETI dans la puce MAG3D visant des applications de communications pour la 4G. Ces résultats démontrent le cycle de conception rapide et l'efficacité offerte par l'approche de conception basée sur le concept ASIP dans ce domaine d'application, permettant ainsi d'affiner les compromis de conception par rapport aux divers objectifs ciblés.
Book Synopsis Turbo-like Codes by : Aliazam Abbasfar
Download or read book Turbo-like Codes written by Aliazam Abbasfar and published by Springer. This book was released on 2007-08-28 with total page 84 pages. Available in PDF, EPUB and Kindle. Book excerpt: This book introduces turbo error correcting concept in a simple language, including a general theory and the algorithms for decoding turbo-like code. It presents a unified framework for the design and analysis of turbo codes and LDPC codes and their decoding algorithms. A major focus is on high speed turbo decoding, which targets applications with data rates of several hundred million bits per second (Mbps).
