Read Books Online and Download eBooks, EPub, PDF, Mobi, Kindle, Text Full Free.
Une Approche De Verification Formelle Et De Simulation Pour Les Systemes A Evenements
Download Une Approche De Verification Formelle Et De Simulation Pour Les Systemes A Evenements full books in PDF, epub, and Kindle. Read online Une Approche De Verification Formelle Et De Simulation Pour Les Systemes A Evenements ebook anywhere anytime directly on your device. Fast Download speed and no annoying ads. We cannot guarantee that every ebooks is available!
Book Synopsis Une Approche de Vérification Formelle Et de Simulation Pour Les Systèmes À Événements by : Aznam Yacoub
Download or read book Une Approche de Vérification Formelle Et de Simulation Pour Les Systèmes À Événements written by Aznam Yacoub and published by . This book was released on 2016 with total page 181 pages. Available in PDF, EPUB and Kindle. Book excerpt: Nowadays, making reliable software and systems is become harder. New technologies imply more and more interactions between complex components, whose the analysis and the understanding are become arduous.To overcome this problem, the domains of verification and validation have known a significant progress, with the emergence of new automatic methods that ensure reliability of systems. Among all these techniques, we can find two great families of tools : the formal methods and the simulation. For a long time, these two families have been considered as opposite to each other. However, recent work tries to reduce the border between them. In this context, this thesis proposes a new approach in order to integrate discrete-event simulation in formal methods. The main objective is to improve existing model-checking tools by combining them with simulation, in order to allow them detecting errors that they were not previously able to find, and especially on timed systems. This approach led us to develop a new formal language, called DEv-PROMELA. This new language, which relies on the PROMELA and on the DEVS formalism, is like both a verifiable specifications language and a simulation formalism. By combining a traditional model-checking and a discrete-event simulation on models expressed in DEv-PROMELA, it is therefore possible to detect and to understand dysfunctions which could not be found by using only a formal checking or only a simulation. This result is illustrated through the different examples which are treated in this work.
Book Synopsis Approche de vérification formelle des modèles DEVS à base du langage Z by : Mohamed Wassim Trojet
Download or read book Approche de vérification formelle des modèles DEVS à base du langage Z written by Mohamed Wassim Trojet and published by . This book was released on 2010 with total page 150 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le cadre général dans lequel se situe cette thèse concerne l’amélioration de la vérification et la validation des modèles de simulation par l'intégration des méthodes formelles. Notre approche consiste à doter les modèles DEVS d’une approche de vérification formelle basée sur le langage Z. DEVS est un formalisme qui permet la description et l'analyse du comportement des systèmes à évènements discrets, c'est à dire, les systèmes dont le changement d'état dépend de l'occurrence d'un évènement. Un modèle DEVS est essentiellement validé par la simulation qui permet de vérifier si celui ci décrit bien le comportement du système. Cependant, la simulation ne permet pas de détecter la présence d’une éventuelle inconsistance dans le modèle (un conflit, une ambiguïté ou une incomplétude). Pour cela, nous avons intégré un langage de spécification formelle dans le formalisme DEVS connu sous le nom de Z. Cette intégration consiste à: (1) transformer un un modèle DEVS vers une spécification Z équivalente et (2) vérifier la consistance de la spécification résultante utilisant les outils développés par la communauté Z. Ainsi un modèle DEVS est soumis à une vérification formelle automatique avant son passage à la phase de simulation.
Book Synopsis Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique by : Philippe Georgelin
Download or read book Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique written by Philippe Georgelin and published by . This book was released on 2001 with total page 142 pages. Available in PDF, EPUB and Kindle. Book excerpt: POUR SATISFAIRE LES EXIGENCES DU MARCHE, LES OUTILS DE VERIFICATION FORMELLE DOIVENT PERMETTRE AUX CONCEPTEURS DE VERIFIER DES DESCRIPTIONS COMPLEXES ET DE RAISONNER SUR DES DOMAINES DE VALEURS GRANDS OU INFINIS. IL EST NECESSAIRE DE SE CONCENTRER SUR LA CORRECTION D'ALGORITHMES ET SUR LES PROPRIETES MATHEMATIQUES ESSENTIELLES DES BLOCKS A CONCEVOIR. LA PLUPART DES OUTILS DE VERIFICATION FORMELLE COMME LES MODEL-CHERCKERS SONT RESTRICTIFS CAR ILS NE PEUVENT TRAVAILLER AVEC DES NIVEAUX PLUS HAUT QUE LE RTL, ET ILS SONT EGALEMENT LIMITES SUR LE NOMBRE TOTAL D'ETATS. LES DEMONSTRATEURS DE THEOREMES NE SOUFFRENT PAS DE CES RESTRICTIONS, MAIS NE SONT PAS AUTOMATIQUES ET REQUIERENT DES METHODES POUR FACILITER LEUR UTILISATION SYSTEMATIQUE. CETTE THESE ABORDE LA VERIFICATION FORMELLE DE DESCRIPTIONS VHDL AU MOYEN DU DEMONSTRATEUR ACL2. NOUS PROPOSONS UN ENVIRONNEMENT COMBINANT SIMULATION SYMBOLIQUE ET DEMONSTRATEUR DE THEOREMES POUR L'ANALYSE FORMELLE DE DESCRIPTIONS DE HAUT NIVEAU D'ABSTRACTION. PLUS PRECISEMENT, NOTRE APPROCHE CONSISTE A DEVELOPPER DES METHODES - POUR FORMALISER UN SOUS-ENSEMBLE DE VHDL, - POUR DIRIGER LE DEMONSTRATEUR POUR EFFECTUER DE LA SIMULATION SYMBOLIQUE - POUR UTILISER CES RESULTATS POUR LES PREUVES. UN OUTIL A ETE DEVELOPPE COMBINANT DES TRADUCTEURS (VHDL VERS ACL2), DES MOTEURS DE SIMULATION SYMBOLIQUE ET DE PREUVES, ET UNE INTERFACE UTILISATEUR. LES DEFINITIONS ET LES THEOREMES SONT GENERES AUTOMATIQUEMENT. UN MEME MODELE GENERE EST AINSI UTILISE POUR TOUTES LES TACHES. NOUS ASPIRONS A FOURNIR AU CONCEPTEUR UNE METHODOLOGIE POUR INSERER LA VERIFICATION FORMELLE LE PLUS TOT POSSIBLE DANS LE CYCLE DE CONCEPTION. LE DEMONSTRATEUR EST UTILISE POUR DES MANIPULATIONS SYMBOLIQUES ET POUR PROUVER QU'ILS SONT EQUIVALENTS A UNE FONCTION SPECIFIEE. LE RESULTAT DE CETTE THESE EST DE RENDRE LA TECHNIQUE DE DEMONSTRATION DE THEOREMES ACCEPTABLE DANS UNE EQUIPE DE CONCEPTEUR DU POINT DE VUE DE LA FACILITE D'UTILISATION, ET DE DIMINUER LE TEMPS DE VERIFICATION.
Book Synopsis Méthode de conception de logiciel système critique couplée à une démarche de vérification formelle by : Amira Methni
Download or read book Méthode de conception de logiciel système critique couplée à une démarche de vérification formelle written by Amira Methni and published by . This book was released on 2016 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Avec l'évolution des technologies, la complexité des systèmes informatiques ne cesse de s'accroître. Parmi ces systèmes, on retrouve les logiciels critiques qui doivent offrir une garantie de sûreté de fonctionnement qui s'avère crucial et pour lesquels un dysfonctionnement peut avoir des conséquences graves. Les méthodes formelles fournissent des outils permettant de garantir mathématiquement l'absence de certaines erreurs. Ces méthodes sont indispensables pour assurer les plus hauts niveaux de sûreté. Mais l'application de ces méthodes sur un code système bas niveau se heurte à des difficultés d'ordre pratique et théorique. Les principales difficultés concernent la prise en compte des aspects bas niveau, comme les pointeurs et les interactions avec le matériel spécifique. De plus, le fait que ces systèmes soient concurrents conduit à une augmentation exponentielle du nombre de comportements possibles, ce qui rend plus difficile leur vérification. Dans cette thèse, nous proposons une méthodologie pour la spécification et la vérification par model-checking de ce type de systèmes, en particulier, ceux implémentés en C. Cette méthodologie est basée sur la traduction de la sémantique de C en TLA+, un langage de spécification formel adapté à la modélisation de systèmes concurrents. Nous avons proposé un modèle de mémoire et d'exécution d'un programme C séquentiel en TLA+. En se basant sur ce modèle, nous avons proposé un ensemble de règles de traduction d'un code C en TLA+ que nous avons implémenté dans un outil, appelé C2TLA+. Nous avons montré comment ce modèle peut s'étendre pour modéliser les programmes C concurrents et gérer la synchronisation entre plusieurs processus ainsi que leur ordonnancement. Pour réduire la complexité du model-checking, nous avons proposé une technique permettant de réduire significativement la complexité de la vérification. Cette réduction consiste pour un code C à agglomérer une suite d'instructions lors de la génération du code TLA+, sous réserve d'un ensemble de conditions.Nous avons appliqué la méthodologie proposée dans cette thèse sur un cas d'étude réel issu de l'implémentation d'un micronoyau industriel,sur lequel nous avons vérifié un ensemble de propriétés fonctionnelles. L'application de la réduction a permis de réduire considérablement le temps de la vérification, ce qui la rend utilisable en pratique.Les résultats ont permis d'étudier le comportement du système, de vérifier certaines propriétés et de trouver des bugs indétectables par des simples tests.
Book Synopsis Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets by : José Machado
Download or read book Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets written by José Machado and published by . This book was released on 2006 with total page 158 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'objectif principal de cette thèse est d'évaluer les apports, les limites et les complémentarités de la vérification du comportement d'un contrôleur logique par model checking en prenant en compte, ou non, un modèle du processus commandé. La vérification formelle d'un ensemble représentatif de propriétés est traitée sur un système automatisé servant d'exemple support. Nous généralisons ces résultats et présentons une approche mixant la vérification formelle avec et sans modèle de processus. Cette approche est basée sur une double typologie des propriétés et des variables utilisées pour les exprimer. On distingue d'une part les propriétés de vivacité des propriétés de sûreté, et d'autre part les propriétés exprimées à partir de variables contrôlables ou non. Cette approche couplée propose un cadre de vérification plus rigoureux et plus sûr que celui de l'utilisation la plus souvent pratiquée, sans aucun modèle de processus.
Book Synopsis De la modélisation formelle à la simulation à évènements discrets by : Emna Chebbi
Download or read book De la modélisation formelle à la simulation à évènements discrets written by Emna Chebbi and published by . This book was released on 2019 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: La conception de protocoles de communication repose généralement sur des modèles fonctionnels élaborés à partir des besoins du système.Dans les systèmes de transport intelligents (ITS), les fonctionnalités étudiées incluent l'auto-organisation, le routage, la fiabilité, la qualité de service et la sécurité. Les évaluations par simulation sur les protocoles dédiés aux ITS se focalisent sur les performances dans des scénarios spécifiques. Or, l'évolution des transports vers les véhicules autonomes nécessite des protocoles robustes offrant des garanties sur certaines de leurs propriétés. Les approches formelles permettent de fournir la preuve automatique de certaines propriétés, mais pour d'autres il est nécessaire de recourir à une preuve interactive impliquant le savoir d'un Expert. Les travaux menés dans cette thèse poursuivent l'objectif d'élaborer, dans le formalisme DEVS (Discrete Event System Specification), des modèles d'un ITS dont la simulation permettrait d'observer les propriétés, éventuellement vérifiées par une approche formelle, dans un scénario plus large et de générer sur les modèles des données susceptibles d'alimenter une boucle de preuve interactive au lieu d'un Expert. Prenant pour cible le protocole CBL-OLSR (Chain-Branch- Leaf inOptimized Link State Routing), cette thèse montre comment un modèle DEVS et un modèle formel Event-B équivalents peuvent être construits à partir de la même spécification fonctionnelle d'un réseau ad hoc où les nœuds utilisent ce protocole. Des propriétés relatives à la sûreté et à la sécurité sont introduites dans le modèle formel Event-B afin d'être vérifiées, puis une méthodologie est proposée afin de les transférer dans un modèle DEVS équivalent sous forme de contraintes, de choix ou d'observables selon des critères proposés. Enfin, cette thèse ouvre également les perspectives de l'automatisation de ce processus de conception, de l'intégration à la simulation DEVS de données réelles à la fois sur le trafic routier et sur les flux d'applications dédiées aux véhicules, et de l'interaction avec des simulateurs spécialisés pour les différents composants (par exemple MATLAB pour les modèles de propagation, OPNET ou NS3 pour les communications, SUMO pour les modèles de mobilité) ; le but étant une évaluation du protocole dans un contexte très réaliste du système.
Book Synopsis UNE APPROCHE POUR LA VERIFICATION DES SYSTEMES PARALLELES by : DOMINIQUE.. BOLIGNANO
Download or read book UNE APPROCHE POUR LA VERIFICATION DES SYSTEMES PARALLELES written by DOMINIQUE.. BOLIGNANO and published by . This book was released on 1995 with total page 267 pages. Available in PDF, EPUB and Kindle. Book excerpt: NOUS PRESENTONS PLUSIEURS CONTRIBUTIONS REALISEES DANS LE CADRE DU DEVELOPPEMENT D'UNE APPROCHE POUR LA VERIFICATION FORMELLE DE SYSTEMES PARALLELES. LA PREMIERE CONTRIBUTION EST UN OUTIL THEORIQUE DE MODELISATION, LES GRAPHES ABSTRAITS ANNOTES (GAA). CES OBJETS MATHEMATIQUES PERMETTENT DE MAINTENIR LA SEPARATION ENTRE LA STRUCTURE FINIE DES DESCRIPTIONS ET LEUR CONTENU SEMANTIQUE QUI EST GENERALEMENT INFINI. MALGRE LEUR RELATIVE SIMPLICITE THEORIQUE ILS CONSTITUENT UN MOYEN DE DESCRIPTION PARTICULIEREMENT PUISSANT ET ACCESSIBLE DE NOMBREUSES PROPRIETES SOPHISTIQUEES (E.G. COHERENCE GLOBALE, FRAICHEUR, AUTHENTIFICATION). LA DEUXIEME CONTRIBUTION EST RELATIVE A LA CONCEPTION D'UNE TECHNIQUE DE VERIFICATION PARTICULIEREMENT PUISSANTE QUI PERMET D'EXPLOITER L'ORDRE PARTIEL DES EVENEMENTS POUR REDUIRE A LA FOIS LA COMPLEXITE DE L'EXPRESSION D'INVARIANT ET CELLE DE LA VERIFICATION. LA TROISIEME CONTRIBUTION EST UNE APPLICATION AU DOMAINE DE LA VERIFICATION DES PROTOCOLES D'AUTHENTIFICATION. L'APPROCHE SEPARE LA MODELISATION DES CONNAISSANCES, DE LA MODELISATION DE NOTIONS DE NATURE TEMPORELLE COMME LA FRAICHEUR. CETTE APPROCHE EST ILLUSTREE POUR LA VERIFICATION D'UN PROTOCOLE D'AUTHENTIFICATION PARTICULIEREMENT REPRESENTATIF, CELUI DE NEEDHAM-SCHROEDER. LA QUATRIEME CONTRIBUTION EST UNE THEORIE SEMANTIQUE POUR L'UNIFICATION DES PARADIGMES DE PROGRAMMATION PARALLELE, FONCTIONNELLE ET IMPERATIVE. NOTRE THEORIE SEMANTIC EST COMPOSEE ESSENTIELLEMENT D'UNE SEMANTIQUE STATIQUE ET DE DEUX SEMANTIQUES DYNAMIQUES: L'UNE OPERATIONNELLE ET L'AUTRE DENOTATIONNELLE
Book Synopsis EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF by : KARIM.. CHENIKHAR
Download or read book EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF written by KARIM.. CHENIKHAR and published by . This book was released on 2000 with total page 210 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'UTILISATION DES METHODES FORMELLES EST DE PLUS EN PLUS REPANDU DANS LES MILIEUX INDUSTRIELS. CES METHODES PROCURENT DES OUTILS DE MODELISATION, DE SIMULATION ET DE VERIFICATION QUI AMELIORENT CONSIDERABLEMENT LE CYCLE DE VIE DES SYSTEMES INDUSTRIELS. L'OBJET DE CETTE THESE PORTE SUR L'UTILISATION DES TECHNIQUES DE VERIFICATION, EN SE FOCALISANT SUR L'APPROCHE DE TYPE MODEL-CHECKING. LA DEFINITION DE CES TECHNIQUES (FORMALISMES SOUS-JACENTS, SEMANTIQUE OPERATIONNELLE, ALGORITHMIQUE ASSOCIEE) A FAIT L'OBJET DE NOMBREUX TRAVAUX THEORIQUES, MAIS NOUS SEMBLE-T-IL AU DETRIMENT DES ASPECTS METHODOLOGIQUES LIES A L'UTILISATION MEME DE CES TECHNIQUES. C'EST DONC SUR CES ASPECTS QUE NOUS AVONS DELIBEREMENT CENTRE NOTRE TRAVAIL. EN EFFET, LORS DE L'UTILISATION DE CES TECHNIQUES SUR DES SYSTEMES INDUSTRIELS COMPLEXES, L'UTILISATEUR RESTE ACTUELLEMENT CONFRONTE A DES DIFFICULTES (VOIRE A L'IMPOSSIBILITE D'OBTENIR DES RESULTATS) FACE AUXQUELLES IL SE TROUVE DEMUNI, FAUTE DE RECUL ET D'APPROCHE APPROPRIEE. DANS CE CADRE, CETTE THESE PROPOSE UNE DEMARCHE METHODOLOGIQUE, ISSUE D'UN RETOUR D'EXPERIENCE SUR L'UTILISATION DE TROIS OUTILS DE MODELE CHECKING (ASA +, ESTEREL, UPPAAL) SUR DES SYSTEMES DE CONTROLE-COMMANDE EXISTANT A EDF. CE RETOUR D'EXPERIENCE NOUS A PERMIS D'IDENTIFIER LES DIFFICULTES AUXQUELLES L'UTILISATEUR EST LE PLUS SOUVENT CONFRONTE (EXPLOSION COMBINATOIRE DU NOMBRE DE COMPORTEMENTS DES MODELES, CONFIANCE ENVERS LES TRADUCTIONS ET LES RESULTATS D'EVALUATION DES PROPRIETES). NOUS PROPOSONS DES SOLUTIONS DE CONTOURNEMENT, ET RESTITUONS CES SOLUTIONS DANS LE CADRE D'UNE DEMARCHE METHODOLOGIQUE GLOBALE VISANT D'UNE PART L'OBTENTION DE RESULTATS, ET D'AUTRE PART L'AMELIORATION DE LA CONFIANCE QU'IL PEUT LEUR ACCORDER. LA DEMARCHE QUE NOUS PROPOSONS S'ARTICULE SUIVANT DEUX AXES SUCCESSIFS : - LA MISE EN PLACE DE LA VERIFICATION FORMELLE DE PROPRIETES. ELLE CONSISTE A ETABLIR UNE DESCRIPTION DETAILLEE DES PROPRIETES A VERIFIER, PUIS A CREER UN MODELE FORMEL OPTIMISE AFIN D'ETRE MOINS SUJET A L'EXPLOSION COMBINATOIRE ET ENFIN A DEFINIR UNE STRATEGIE DE VERIFICATION PERMETTANT D'ORIENTER AU MIEUX LES DIFFERENTES EVALUATIONS QUE L'ON EST AMENE A FAIRE POUR VERIFIER UNE PROPRIETE. NOUS MONTRONS QU'IL EST INEVITABLE, DANS LE CAS OU L'OPTIMISATION DU MODELE S'AVERERAIT INSUFFISANTE, D'ADOPTER UNE STRATEGIE PROGRESSIVE POUR VERIFIER DES PROPRIETES. CETTE STRATEGIE CONSISTE A EVALUER CES PROPRIETES POUR DES ENVIRONNEMENTS PARTIELS DU MODELE. CELA NE PERMET PAS TOUJOURS D'APPORTER UNE REPONSE EXHAUSTIVE MAIS LES RESULTATS SONT MIEUX CIBLES ET LOCALEMENT EXHAUSTIFS. - LA MISE EN UVRE DE LA VERIFICATION FORMELLE EN UTILISANT SOIT LA LOGIQUE TEMPORELLE, SOIT LES AUTOMATES OBSERVATEURS OU SOIT LES TECHNIQUES DE REDUCTION DE GRAPHES EST NECESSAIRE. NOUS MONTRONS QUE, LORS DE NOS ETUDES, CES TROIS TECHNIQUES SE SONT AVEREES EFFICACES ET COMPLEMENTAIRES. ELLES ONT PERMIS DE VERIFIER LA QUASI-TOTALITE DES PROPRIETES RECHERCHEES. LEUR MISE EN UVRE DEMANDE TOUTEFOIS UNE CERTAINE EXPERTISE. NOUS AVONS AUSSI NOTE QU'UNE ANALYSE POUSSEE DES RESULTATS PERMETTAIT UNE AUGMENTATION IMPORTANTE DE LA CONFIANCE QUE NOUS LEUR ACCORDONS.
Book Synopsis VERIFICATION FORMELLE D'EQUIVALENCE DES SYSTEMES DIGITAUX SEQUENTIELS PAR SIMULATION SYMBOLIQUE by : GERD.. RITTER
Download or read book VERIFICATION FORMELLE D'EQUIVALENCE DES SYSTEMES DIGITAUX SEQUENTIELS PAR SIMULATION SYMBOLIQUE written by GERD.. RITTER and published by . This book was released on 2001 with total page 160 pages. Available in PDF, EPUB and Kindle. Book excerpt: NOUS PROPOSONS UNE NOUVELLE METHODOLOGIE DE SIMULATION SYMBOLIQUE, PERMETTANT LA VERIFICATION DES CIRCUITS SEQUENTIELS DECRITS A DES NIVEAUX D'ABSTRACTION DIFFERENTS. NOUS AVONS UTILISE UN OUTIL AUTOMATIQUE DE VERIFICATION FORMELLE AFIN DE MONTRER L'EQUIVALENCE ENTRE UNE DESCRIPTION STRUCTURELLE PRECISANT LES DETAILS DE REALISATION ET SA SPECIFICATION COMPORTEMENTALE. DES DESCRIPTIONS AU NIVEAU PORTES LOGIQUES ISSUES D'UN OUTIL DE SYNTHESE COMMERCIAL ONT ETE COMPAREES A DES SPECIFICATIONS COMPORTEMENTALES ET STRUCTURELLES AU NIVEAU TRANSFERT DE REGISTRES. CEPENDANT, IL N'EST PAS NECESSAIRE QUE LA SPECIFICATION SOIT SYNTHETISABLE NI QU'ELLE SOIT EQUIVALENTE A LA REALISATION A CHAQUE CYCLE D'HORLOGE. ULTERIEUREMENT CETTE METHODE POURRA AUSSI S'APPLIQUER A LA VERIFICATION DES PROPRIETES. LA SIMULATION SYMBOLIQUE EST EXECUTEE EN SUIVANT DES CHEMINS DONT L'OUTIL GARANTIT LA COHERENCE LOGIQUE. NOUS OBTENONS UN BON COMPROMIS ENTRE PRECISION ET VITESSE EN DETECTANT DES EQUIVALENCES GRACE A UN ENSEMBLE EXTENSIBLE DE TECHNIQUES. NOUS UTILISONS DES DIAGRAMMES DE DECISIONS BINAIRES (OBDD) POUR DETECTER LES EQUIVALENCES DANS CERTAINS CAS PARTICULIERS. NOUS EVITONS L'EXPLOSION COMBINATOIRE EN UTILISANT LES RESULTATS DES AUTRES TECHNIQUES DE DETECTION ET EN NE REPRESENTANT QU'UNE PETITE PARTIE DU PROBLEME A VERIFIER PAR DES DIAGRAMMES DE DECISIONS. LA COOPERATION DE TOUTES LES TECHNIQUES, ET LA GENERATION DE TRACES PERMETTANT LA CORRECTION D'ERREURS, ONT ETE RENDUES POSSIBLES PAR LE FAIT QUE NOUS ASSOCIONS DES RELATIONS A DES CLASSES D'EQUIVALENCE, AU LIEU DE MANIPULER DES EXPRESSIONS SYMBOLIQUES.
Book Synopsis Vérification formelle des propriétés graphiques des systèmes informatiques interactifs by : Pascal Beger
Download or read book Vérification formelle des propriétés graphiques des systèmes informatiques interactifs written by Pascal Beger and published by . This book was released on 2020 with total page 180 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les systèmes critiques, particulièrement aéronautiques, contiennent de nouveaux dispositifs hautement interactifs. Dans ce contexte, les processus de certification décrits dans la DO-178C offrent une place importante à la vérification formelle des exigences de ces systèmes. Cependant, il est difficile avec les méthodes formelles actuelles de vérifier le respect des exigences concernant les éléments graphiques d'une interface telles que la couleur, la superposition, etc. De ce fait, notre objectif est de proposer une approche pour l'expression et la vérification formelle des exigences relatives à la scène graphique des interfaces humain-machine afin de profiter des apports des méthodes formelles dans un processus de développement.Nous avons identifié un premier ensemble d'opérateurs graphiques de base nous permettant de décrire formellement des exigences graphiques. Le langage de programmation réactive Smala, supportant les éléments du format graphique SVG, est notre point d'entrée pour la mise en œuvre de cette étude. En effet, ce langage permet de décrire et d'animer une scène graphique en fonction d'événements d’entrée divers et variés (clic souris, compteur, ordre vocal, etc.). Nous avons conçu et développé un algorithme qui, par analyse statique du graphe de scène enrichi des applications Smala, permet de vérifier des propriétés graphiques exprimées préalablement avec notre formalisme. Le résultat est un système d'équations sur les variables d'entrée du système pour lesquelles la propriété vérifiée est vraie. Ce système d'équations peut alors être résolu par un outil d'analyse symbolique ou par simulation numérique.Comme cas d'étude de nos travaux, nous utilisons le TCAS (Traffic alert and Collision Avoidance System), un système aéronautique ayant pour objectif d’améliorer la sécurité aérienne. Par l'intermédiaire de GPCheck, l'outil implémentant notre algorithme, pour chaque propriété graphique attendue, nous construisons le système d'équations portant sur les variables d'entrée de l'interface.
Book Synopsis Identification, Modelling and Simulation by : M. H. Hamza
Download or read book Identification, Modelling and Simulation written by M. H. Hamza and published by Anaheim [Calif.] ; Calgary : Acta Press. This book was released on 1987 with total page 554 pages. Available in PDF, EPUB and Kindle. Book excerpt:
Book Synopsis Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques by : Diana Toma
Download or read book Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 206 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.
Book Synopsis Vérification formelle d'équivalence des systèmes digitaux séquentiels par simulation symbolique by : Gerd Ritter (auteur(e) en génie électrique).)
Download or read book Vérification formelle d'équivalence des systèmes digitaux séquentiels par simulation symbolique written by Gerd Ritter (auteur(e) en génie électrique).) and published by . This book was released on 2007 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Nous proposons une nouvelle methodologie de simulation symbolique, permettant la verification des circuits sequentiels decrits a des niveaux d'abstraction differents. Nous avons utilise un outil automatique de verification formelle afin de montrer l'equivalence entre une description structurelle precisant les details de realisation et sa specification comportementale. Des descriptions au niveau portes logiques issues d'un outil de synthese commercial ont ete comparees a des specifications comportementales et structurelles au niveau transfert de registres. Cependant, il n'est pas necessaire que la specification soit synthetisable ni qu'elle soit equivalente a la realisation a chaque cycle d'horloge. Ulterieurement cette methode pourra aussi s'appliquer a la verification des proprietes. La simulation symbolique est executee en suivant des chemins dont l'outil garantit la coherence logique. Nous obtenons un bon compromis entre precision et vitesse en detectant des equivalences grace a un ensemble extensible de techniques. Nous utilisons des diagrammes de decisions binaires (obdd) pour detecter les equivalences dans certains cas particuliers. Nous evitons l'explosion combinatoire en utilisant les resultats des autres techniques de detection et en ne representant qu'une petite partie du probleme a verifier par des diagrammes de decisions. La cooperation de toutes les techniques, et la generation de traces permettant la correction d'erreurs, ont ete rendues possibles par le fait que nous associons des relations a des classes d'equivalence, au lieu de manipuler des expressions symboliques.
Book Synopsis Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques by : Diana Toma
Download or read book Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.
Book Synopsis Intégration des techniques de vérification formelle dans une approche de conception des systèmes de contrôle-commande by : Soraya Kesraoui
Download or read book Intégration des techniques de vérification formelle dans une approche de conception des systèmes de contrôle-commande written by Soraya Kesraoui and published by . This book was released on 2017 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: La conception des systèmes de contrôle-commande souffre souvent des problèmes de communication et d'interprétation des spécifications entre les différents intervenants provenant souvent de domaines techniques très variés. Afin de cadrer la conception de ces systèmes, plusieurs démarches ont été proposées dans la littérature. Parmi elles, la démarche dite mixte (ascendante/descendante), qui voit la conception réalisée en deux phases. Dans la première phase (ascendante), un modèle du système est défini à partir d'un ensemble de composants standardisés. Ce modèle subit, dans la deuxième phase (descendante), plusieurs raffinages et transformations pour obtenir des modèles plus concrets (codes,applicatifs, etc.). Afin de garantir la qualité des systèmes conçus par cette démarche, nous proposons dans cette thèse, deux approches de vérification formelle basées sur le Model-Checking. La première approche porte sur la vérification des composants standardisés et permet la vérification d'une chaîne de contrôle-commande élémentaire complète. La deuxième approche consiste en la vérification des modèles d'architecture (P&ID) utilisés pour la génération des programmes de contrôle-commande. Cette dernière est basée sur la définition d'un style architectural en Alloy pour la norme ANSI/ISA-5.1. Pour supporter les deux approches, deux flots de vérification formelle semi-automatisés basés sur les concepts de l'IDM ont été proposés. L'intégration des méthodes formelles dans un contexte industriel est facilitée, ainsi, par la génération automatique des modèles formels à partir des modèles de conception maîtrisés par les concepteurs métiers. Nos deux approches ont été validées sur un cas industriel concret concernant un système de gestion de fluide embarqué dans un navire.
Book Synopsis VALIDATION PROBABILISTE PAR SIMULATION GUIDEE A EVENEMENTS RARES DES RESEAUX DE PETRI STOCHASTIQUES by : NACERA.. BENNACER SEGHOUANI
Download or read book VALIDATION PROBABILISTE PAR SIMULATION GUIDEE A EVENEMENTS RARES DES RESEAUX DE PETRI STOCHASTIQUES written by NACERA.. BENNACER SEGHOUANI and published by . This book was released on 1994 with total page 150 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA VALIDATION PROBABILISTE PAR SIMULATION GUIDEE A EVENEMENTS RARES EST UNE NOUVELLE APPROCHE DE VALIDATION DE SYSTEMES COMPLEXES, SURS DE FONCTIONNEMENT, SECURITAIRES ET DISTRIBUES. ELLE REPOSE SUR UNE ANALYSE PARTIELLE D'UN MODELE DU SYSTEME ET TENTE DE PROUVER QUE LA NON VERIFICATION DE PROPRIETES DE BON FONCTIONNEMENT, SUR UNE DUREE D'UTILISATION DONNEE, A UNE PROBABILITE SUFFISAMMENT FAIBLE. UN COMPORTEMENT INCORRECT (DU POINT DE VUE DES PROPRIETES REQUISES) EST UN EVENEMENT RARE DANS LA VIE DE CES SYSTEMES. LORSQU'IL SE PRODUIT IL EST LA CONSEQUENCE D'UN ENCHAINEMENT D'EVENEMENTS COMPLEXES, INCONNUS ET PAR CONSEQUENT DIFFICILES A APPREHENDER. LE SYSTEME A VALIDER EST MODELISE PAR UN RESEAU DE PETRI STOCHASTIQUE. UNE SIMULATION EFFICACE DU RESEAU DE PETRI DOIT ETRE CAPABLE D'ECHANTILLONNER DES TRAJECTOIRES (SEQUENCES DE FRANCHISSEMENT) COMPLEXES ET IMPROBABLES MENANT AUX MARQUAGES D'ECHEC (POUR LESQUELS LA PROPRIETE A VALIDER N'EST PAS VERIFIEE). PAR CONSEQUENT DEUX PROBLEMES SE POSENT: DANS LE PREMIER PROBLEME LES SEQUENCES DE TIR DES TRANSITIONS SUSCEPTIBLES DE CONDUIRE A L'ECHEC (SEQUENCES CRITIQUES) DOIVENT ETRE CARACTERISEES A PARTIR D'UNE ANALYSE STRUCTURELLE ET QUALITATIVE DU RESEAU DE PETRI. DE LA MATRICE D'INCIDENCE DU RESEAU ET DES SPECIFICATIONS DES PROPRIETES A VERIFIER, ON ETABLIT UN SYSTEME D'EQUATIONS LINEAIRES APPELE SYSTEME DE DECISION. L'ENSEMBLE DES SOLUTIONS DE CE SYSTEME COMPREND TOUS LES VECTEURS CARACTERISTIQUES DES SEQUENCES CRITIQUES. LE SECOND PROBLEME EST D'AUGMENTER LA PROBABILITE DE CES SEQUENCES DE FACON A LES PARCOURIR AVEC UNE FREQUENCE SUFFISANTE AU COURS DE L'ECHANTILLONNAGE PAR SIMULATION. UNE METHODE D'ECHANTILLONNAGE PREFERENTIEL EST UTILISEE POUR ACCROITRE CETTE PROBABILITE ET POUR CONSTRUIRE UN ESTIMATEUR CORRECT DU NIVEAU DE LA VALIDATION REALISEE. UN ALGORITHME DE SIMULATION EST DEVELOPPE ET IMPLEMENTE. IL UTILISE DES PROCEDURES QUALITATIVES BASEES SUR DIFFERENTES STRATEGIES DE GUIDAGE ET DES PROCEDURES QUANTITATIVES D'ECHANTILLONNAGE SELON DIFFERENTES APPROCHES. NOUS MONTRONS L'EFFICACITE DE LA VALIDATION PROBABILISTE PAR LES TECHNIQUES DEVELOPPEES SUR DEUX APPLICATIONS INDUSTRIELLES
Book Synopsis De la vérification de cahiers des charges de systèmes à évènements discrets à la validation des spécifications décrites en Grafcet by : Sandrine Lampérière-Couffin
Download or read book De la vérification de cahiers des charges de systèmes à évènements discrets à la validation des spécifications décrites en Grafcet written by Sandrine Lampérière-Couffin and published by . This book was released on 1998 with total page 286 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les étapes de rédaction du cahier des charges et de spécification sont cruciales pour la sûreté de fonctionnement des systèmes automatises de production. Dans ce cadre, nous proposons une méthode permettant de couvrir les phases allant de la vérification du cahier des charges à la validation des spécifications. En particulier, l'approche que nous proposons pour la vérification et la validation formelles de spécifications de systèmes logiques à événements discrets repose sur une formalisation algébrique du cahier des charges et du grafcet de spécification. Nous utilisons un modèle algébrique base sur les corps finis (ou de Galois) d'ordre 2 et une modélisation du temps continu a dates discrètes. La combinaison de ces deux modélisations forme un modèle algébrique temporel (la théorie du signal hyperfini ou tsh) propre à représenter les systèmes logiques à événements discrets. La vérification du cahier des charges exprime en langage naturel commence par une étape d'expression du cahier des charges en logique temporelle pctl#*, suivie d'une traduction de cette formulation en équations différentielles en tsh. Elle se termine par la détection à partir de cette expression algébrique d'éventuelles incohérences ou redondances du cahier des charges. Nous proposons une méthode de vérification formelle de grafcets en 5 étapes : vérification syntaxique du grafcet, écriture du grafcet de spécification en équations différentielles en tsh, déduction de propriétés dynamiques de la structure du grafcet, simplification des équations d'évolution du grafcet de spécification à partir de ces propriétés, vérification des équations représentant le grafcet de spécification. Enfin, pour valider le grafcet, nous utilisons les représentations du cahier des charges et des évolutions du grafcet sous forme d'équations différentielles en tsh et validons les spécifications en grafcet par comparaison des équations du grafcet et de celles du cahier des charges. Nous concluons sur les applications et perspectives de la méthode.
