Read Books Online and Download eBooks, EPub, PDF, Mobi, Kindle, Text Full Free.
Vers Une Demarche De Verification Formelle D
Download Vers Une Demarche De Verification Formelle D full books in PDF, epub, and Kindle. Read online Vers Une Demarche De Verification Formelle D ebook anywhere anytime directly on your device. Fast Download speed and no annoying ads. We cannot guarantee that every ebooks is available!
Book Synopsis Approche de vérification formelle des modèles DEVS à base du langage Z by : Mohamed Wassim Trojet
Download or read book Approche de vérification formelle des modèles DEVS à base du langage Z written by Mohamed Wassim Trojet and published by . This book was released on 2010 with total page 150 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le cadre général dans lequel se situe cette thèse concerne l’amélioration de la vérification et la validation des modèles de simulation par l'intégration des méthodes formelles. Notre approche consiste à doter les modèles DEVS d’une approche de vérification formelle basée sur le langage Z. DEVS est un formalisme qui permet la description et l'analyse du comportement des systèmes à évènements discrets, c'est à dire, les systèmes dont le changement d'état dépend de l'occurrence d'un évènement. Un modèle DEVS est essentiellement validé par la simulation qui permet de vérifier si celui ci décrit bien le comportement du système. Cependant, la simulation ne permet pas de détecter la présence d’une éventuelle inconsistance dans le modèle (un conflit, une ambiguïté ou une incomplétude). Pour cela, nous avons intégré un langage de spécification formelle dans le formalisme DEVS connu sous le nom de Z. Cette intégration consiste à: (1) transformer un un modèle DEVS vers une spécification Z équivalente et (2) vérifier la consistance de la spécification résultante utilisant les outils développés par la communauté Z. Ainsi un modèle DEVS est soumis à une vérification formelle automatique avant son passage à la phase de simulation.
Book Synopsis Contribution à une démarche de vérification formelle d'architectures logicielles by : Mohamed Graiet
Download or read book Contribution à une démarche de vérification formelle d'architectures logicielles written by Mohamed Graiet and published by . This book was released on 2007 with total page 209 pages. Available in PDF, EPUB and Kindle. Book excerpt: Cette thèse propose une Démarche de Vérification Formelle d'Architectures Logicielles: DVFAL. La démarche DVFAL supporte divers formalismes de description d'architectures logicielles tels que: les ADL (langages de description d'architectures), UML2.0, Symphony et des profils UML2.0 dédiés au domaine des architectures logicielles. La démarche DVFAL préconise l'ADL Wright en tant que langage formel pivot permettant de représenter des architectures logicielles décrites dans les divers formalismes. En outre, elle propose des transformations de modèles sous forme des traducteurs (Wright vers CSP de Hoare et Wright vers Ada) pour bénéficier des outils de vérification des propriétés supportant CSP et Ada tels que FDR et FLAVERS. Enfin, la démarche DVFAL propose un profil UML2.0-Wright jouant le rôle d'un langage intermédiaire entre les formalismes à base d'UML et Wright.
Book Synopsis Amélioration des processus de vérification de programmes par combinaison des méthodes formelles avec l'Ingénierie Dirigée par les Modèles by : Anthony Fernandes Pires
Download or read book Amélioration des processus de vérification de programmes par combinaison des méthodes formelles avec l'Ingénierie Dirigée par les Modèles written by Anthony Fernandes Pires and published by . This book was released on 2014 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Lors d'un développement logiciel, et plus particulièrement d'un développement d'applications embarquées avioniques, les activités de vérification représentent un coût élevé. Une des pistes prometteuses pour la réduction de ces coûts est l'utilisation de méthodes formelles. Ces méthodes s'appuient sur des fondements mathématiques et permettent d'effectuer des tâches de vérification à forte valeur ajoutée au cours du développement. Les méthodes formelles sont déjà utilisées dans l'industrie. Cependant, leur difficulté d'appréhension et la nécessité d'expertise pour leur mise en pratique sont un frein à leur utilisation massive. Parallèlement au problème des coûts liés à la vérification logicielle, vient se greffer la complexification des logiciels et du contexte de développement. L'Ingénierie Dirigée par les Modèles (IDM) permet de faire face à ces difficultés en proposant des modèles, ainsi que des activités pour en tirer profit.Le but des travaux présentés dans cette thèse est d'établir un lien entre les méthodes formelles et l'IDM afin de proposer à des utilisateurs non experts une approche de vérification formelle et automatique de programmes susceptible d'améliorer les processus de vérification actuels. Nous proposons de générer automatiquement sur le code source des annotations correspondant aux propriétés comportementales attendues du logiciel, et ce, à partir de son modèle de conception. Ces annotations peuvent ensuite être vérifiées par des outils de preuve déductive, afin de s'assurer que le comportement du code est conforme au modèle. Cette thèse CIFRE s'inscrit dans le cadre industriel d'Atos. Il est donc nécessaire de prendre en compte le contexte technique qui s'y rattache. Ainsi, nous utilisons le standard UML pour la modélisation,le langage C pour l'implémentation et l'outil Frama-C pour la preuve du code. Nous tenons également compte des contraintes du domaine du logiciel avionique dans lequel Atos est impliqué et notamment les contraintes liées à la certification.Les contributions de cette thèse sont la définition d'un sous-ensemble des machines à états UML dédié à la conception comportementale de logiciel avionique et conforme aux pratiques industrielles existantes, la définition d'un patron d'implémentation C, la définition de patrons de génération des propriétés comportementales sur le code à partir du modèle et enfin l'implémentation de l'approche dans un prototype compatible avec l'environnement de travail des utilisateurs potentiels en lien avec Atos. L'approche proposée est finalement évaluée par rapport à l'objectif de départ, par rapport aux attentes de la communauté du génie logiciel et par rapport aux travaux connexes.
Book Synopsis Aide au diagnostic de vérification formelle de systèmes by : Vincent Leildé
Download or read book Aide au diagnostic de vérification formelle de systèmes written by Vincent Leildé and published by . This book was released on 2019 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le model checking est une technique de vérification formelle qui consiste à certifier que le comportement d'un système formel satisfait des propriétés formelles. Son principe est d'explorer l'ensemble des exécutions possibles du système pour découvrir des chemins d'exécution (traces) violant les propriétés. Si c'est le cas, l'ingénieur doit remonter aux causes qui ont produit la trace. L'objectif de la thèse est d'assister l'ingénieur lors de cette phase que l'on appelle diagnostic. Nous proposons un cadre combinant différents types de connaissances et activités cognitives, supporté par une méthode et une infrastructure. Nous illustrons l'approche sur la sécurisation d'un système SCADA. Quand le diagnosticien est vérificateur du modèle, il doit faire face à des traces de grande taille. Il réalise un diagnostic en mobilisant une multitude d'activités cognitives complexes. Pour les outiller, nous proposons une classification de ces activités selon la taxonomie de Bloom. Quand la cause réelle opère sur des connaissances autres que celles du model checking, ces moyens sont alors insuffisants. Quand le diagnosticien est le concepteur du modèle, il dispose ou non de connaissances de domaine permettant de le débloquer en lui offrant des nouveaux regards sur la trace. Pour y parvenir, il faut disposer du domaine et corréler les connaissances du domaine et du model checking pour réduire leur fossé sémantique. Nous proposons des structures pour capturer et réutiliser le domaine. D'un côté le problem case formule le problème que l'on cherche à résoudre et permet de préciser le diagnostic de la solution construite. D'un autre côté les sample, pattern et component cases capturent des éléments de solutions et permettent d'isoler le diagnostic. Quand le diagnosticien est l'architecte du système, il combine des éléments de problèmes et de solutions provenant à la foisde l'ingénierie du domaine et de l'application. Pour progresser de manière fluide dans la solution et enrichir les propriétés à vérifier, nous proposons une méthode de résolution de problème. Alimentée par la base de connaissances issue du domaine, celle-ci réalise des allers-retours entre l'espace du problème et l'espace de la solution, traçant problèmes et solutions choisies, et augmentant la vérification et le diagnostic grâce à de nouvelles propriétés. De manière transversale aux autres phases, le processus de vérification doit être organisé. Nous proposons une infrastructure permettant d'organiser, capitaliser et réutiliser les diverses connaissances (model checking, domaine, méthode). L'infrastructure est divisée en trois niveaux, le niveau physique regroupe les données brutes, le niveau connaissance regroupe des ontologies, et le niveau d'accès fournit des interactions supportées par les connaissances, dont les activités cognitives de diagnostic, organisées suivant la taxonomie de Bloom. Nous proposons un outil de simplification de traces par facettes reposant sur cette infrastructure.
Book Synopsis Méthodes pour la vérification formelle de systèmes matériels et logiciels à architecture régulière by : Eric Gascard
Download or read book Méthodes pour la vérification formelle de systèmes matériels et logiciels à architecture régulière written by Eric Gascard and published by . This book was released on 2002 with total page 196 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le cadre de cette thèse est l'utilisation des méthodes formelles pour la spécification et la validation de systèmes matériels et logiciels. Nos travaux se sont concentrés sur la validation formelle de systèmes à architecture régulière et paramétrable, circuits combinatoires itératifs d'une part, et applications distribuées s'exécutant sur des réseaux d'interconnexion symétriques d'autre part. La première partie de cette thèse est consacrée à la vérification formelle automatique de circuits à structure répétitive régulière. Un modèle de fonctions récursives est utilisé, le processus de preuve mettant en jeu des techniques inductives permet un raisonnement générique sur la taille du circuit. Le résultat présenté ici est une heuristique de généralisation de théorèmes inductifs spécialisée pour les modèles fonctionnels considérés. Cette méthode permet de produire les théorèmes généralisés ainsi que certains lemmes intermédiaires et d'automatiser ainsi le processus de vérification. La seconde partie propose une méthode de modélisation et de validation de programmes distribués sur les réseaux d'interconnexion symétriques. Les preuves sont ici paramétrées sur l'ordre du réseau (nombre de processeurs). Le modèle formel choisi pour la représentation des réseaux dans l'environnement de démonstration automatique est basé sur le concept de graphe de Cayley. Notre méthode prend en compte les opérations de communications collectives (diffusion, distribution, réduction) utilisées par les applications distribuées. La modélisation et la méthode de preuve développées permettent entre autres de s'abstraire du problème des communications point à point, et de raisonner au niveau du processeur. De plus, elle permet d'obtenir automatiquement les invariants nécessaires au preuves.
Book Synopsis Modélisation et analyse de systèmes embarqués by : KORDON Fabrice
Download or read book Modélisation et analyse de systèmes embarqués written by KORDON Fabrice and published by Lavoisier. This book was released on 2013-04-01 with total page 322 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les systèmes embarqués rendent un nombre de services grandissant et font partie de notre vie quotidienne : ascenseurs, transports, téléphonie, médecine, énergie, industrie, etc. Ainsi, si l’on parle de plus en plus de systèmes embarqués, il s’agit avant tout d’un ensemble complet et intégré (matériel + logiciel). Le point central de leur développement est leur interaction avec leur environnement et les conséquences associées en termes de sécurité et de fiabilité. Cet ouvrage dresse un état de l’art du développement des systèmes embarqués. Il se concentre particulièrement sur leur modélisation et leur analyse. Il s’agit d’opérations cruciales qui détermineront la fiabilité du futur système. L’apparition récente des techniques basées sur l’ingénierie des modèles pourrait révolutionner le développement de ces systèmes en assurant une continuité entre le niveau conceptuel et l’implémentation de la partie logicielle. L’ouvrage expose trois approches parmi les plus utilisées : SysML (aspects ingénierie système), UML/MARTE et AADL (conception/analyse).
Book Synopsis Vérification formelle, compositionnelle at automatique de systèmes de composants by : Nicolas Ayache
Download or read book Vérification formelle, compositionnelle at automatique de systèmes de composants written by Nicolas Ayache and published by . This book was released on 2010 with total page 191 pages. Available in PDF, EPUB and Kindle. Book excerpt: Aujourd’hui, de nombreux systèmes à base de composants sont critiques ; leur fonctionnement requiert un niveau de confiance maximal. Les méthodes formelles comme le Model-Checking sont utilisées pour garantir les propriétés cruciales, avec un haut degré d'automatisation. Cependant, le Model-Checking souffre d'explosion combinatoire lorsque les systèmes deviennent trop grands. Cette thèse propose un cadre de description haut niveau, où la vérification accompagne la modélisation du système, et limite le problème de l'explosion par une vérification modulaire des composants du système. L'approche se base sur les observateurs, qui s'exécutent en parallèle d’un système sans en modifier le comportement global et permettent de décrire des propriétés. La modularité de la vérification vient de la possibilité de remplacer avec sûreté tout ou partie d'un système par un autre. Ceci est rendu possible par l'utilisation conjointe du Model-Checking et de l’Interprétation Abstraite, ce qui assure le calcul d'un sur-ensemble des comportements du système. Alors que l'Interprétation Abstraite introduit des approximations, les observateurs permettent de distinguer des états qui auraient été fusionnés pour gagner la précision nécessaire. Ils pilotent les analyses en introduisant des instants d'observation. Décrits par l'utilisateur, ils permettent une mise au point interactive des états à fusionner. Notre approche s'intègre dans le cycle de développement d'un système où raffinements et abstractions sont légions. Nous définissons le langage SystemD, proche de SystemC, intégrant la description, la spécification et la vérification de systèmes, tout en restant accessible au monde de l'ingénierie.
Book Synopsis Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques by : Diana Toma
Download or read book Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 206 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.
Book Synopsis Méthodologie de conception d'un modèle comportemental pour la vérification formelle by : Frédéric Bastien
Download or read book Méthodologie de conception d'un modèle comportemental pour la vérification formelle written by Frédéric Bastien and published by . This book was released on 2006 with total page 204 pages. Available in PDF, EPUB and Kindle. Book excerpt:
Book Synopsis Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques by : Diana Toma
Download or read book Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.
Author :Université de Montréal. Département d'Informatique et de Recherche Opérationnelle Publisher : ISBN 13 : Total Pages :40 pages Book Rating :4.:/5 (177 download)
Book Synopsis Sur la verification formelle de circuits logiques by : Université de Montréal. Département d'Informatique et de Recherche Opérationnelle
Download or read book Sur la verification formelle de circuits logiques written by Université de Montréal. Département d'Informatique et de Recherche Opérationnelle and published by . This book was released on 1986 with total page 40 pages. Available in PDF, EPUB and Kindle. Book excerpt:
Book Synopsis Intégration des activités de preuve dans le processus de développement de logiciels pour les systèmes embarqués by : Amine Raji
Download or read book Intégration des activités de preuve dans le processus de développement de logiciels pour les systèmes embarqués written by Amine Raji and published by . This book was released on 2012 with total page 158 pages. Available in PDF, EPUB and Kindle. Book excerpt: En dépit de l'efficacité des méthodes formelles, en particulier les techniques d'analyse de modèles (model checking), à identifier les violations des exigences dans les modèles de conception, leur utilisation au sein des processus de développement industriel demeure limitée. Ceci est dû principalement à la complexité des modèles manipulés au cours de ces processus (explosion combinatoire) et à la difficulté de produire des représentations formelles afin d'exploiter les outils de vérification existants. Fort de ce constat, mes travaux de thèse contribuent au développement d'un volet méthodologique définissant les activités conduisant à l'obtention des artefacts formels. Ceux-ci sont générés directement à partir des exigences et des modèles de conception manipulés par les ingénieurs dans leurs activités de modélisation. Nos propositions s'appuient sur les travaux d'exploitation des contextes pour réduire la complexité de la vérification formelle, en particulier le langage CDL. Pour cela, nous avons proposé une extension des cas d'utilisation, afin de permettre la description des scénarios d'interaction entre le système et son environnement directement dans le corps des cas d'utilisation. Aussi, nous avons proposé un langage de spécification des exigences basé sur le langage naturel contrôlé pour la formalisation des exigences. Cette formalisation est opérée par transformations de modèle générant des propriétés CDL formalisées directement des exigences textuelles des cahiers des charges ainsi que les contextes CDL à partir des cas d'utilisations étendus. L'approche proposée a été instanciée sur un cas d'étude industriel de taille et de complexité réelles développées par notre partenaire industriel.
Book Synopsis Vérification de protocoles cryptographiques by : Marc Mehdi Ayadi
Download or read book Vérification de protocoles cryptographiques written by Marc Mehdi Ayadi and published by . This book was released on 2019 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Ce travail s'inscrit dans le cadre des recherches touchant au domaine de la sécurite informatique. Plus spécifiquement, il poursuit les travaux menés sur la vérification formelle de protocoles cryptographiques au moyen de logiques modales ou bien de méthodes formelles à usage général. le but d'une vérification formelle est d'analyser un protocole cryptographique dans le but de : @ vérifier que le protocole remplit bien sa mission de distribution de secrets et garantit la confidentialité et l'integrité de ces secrets, @ déceler toute omission dans la conception du protocole qui rendrait ce dernier vulnérable aux attaques d'un intrus. Nous montrons qu'il est possible de vérifier des protocoles de taille importante tels que le protocole sesame et qu'il est possible de faire ce type de vérifications de manière semi-automatique en transposant l'approche (ou bien la logique) dans l'environnement de preuves coq. Pour ce faire, nous poursuivons trois objectifs : 1. identifier de manière précise les principales exigences à satisfaire pour concevoir une méthode formelle prenant en compte les préoccupations des concepteurs de protocoles cryptographiques et les propriétés de sécurité essentielles. 2. Vérifier certaines propriétés de sécurité sur le système d'authentification sesame telles que la distribution de clés, la confidentialité des secrets et la fiabilité de la délégation. Ces vérifications sont effectuées dans l'environnement de preuves coq où le protocole est décrit et les propriétés à satisfaire sont décrites puis prouvées. 3. Définir une ébauche de logique des connaissances et du temps et l'utiliser pour exprimer puis prouver les principales propriétés de sécurité en se basant sur les résultats obtenus en 1). La description des protocoles peut être obtenue au moyen d'un utilitaire prenant en entrée une description du protocole sous la forme de messages et renvoyant en sortie des spécifications coq.
Book Synopsis EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF by : KARIM.. CHENIKHAR
Download or read book EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF written by KARIM.. CHENIKHAR and published by . This book was released on 2000 with total page 210 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'UTILISATION DES METHODES FORMELLES EST DE PLUS EN PLUS REPANDU DANS LES MILIEUX INDUSTRIELS. CES METHODES PROCURENT DES OUTILS DE MODELISATION, DE SIMULATION ET DE VERIFICATION QUI AMELIORENT CONSIDERABLEMENT LE CYCLE DE VIE DES SYSTEMES INDUSTRIELS. L'OBJET DE CETTE THESE PORTE SUR L'UTILISATION DES TECHNIQUES DE VERIFICATION, EN SE FOCALISANT SUR L'APPROCHE DE TYPE MODEL-CHECKING. LA DEFINITION DE CES TECHNIQUES (FORMALISMES SOUS-JACENTS, SEMANTIQUE OPERATIONNELLE, ALGORITHMIQUE ASSOCIEE) A FAIT L'OBJET DE NOMBREUX TRAVAUX THEORIQUES, MAIS NOUS SEMBLE-T-IL AU DETRIMENT DES ASPECTS METHODOLOGIQUES LIES A L'UTILISATION MEME DE CES TECHNIQUES. C'EST DONC SUR CES ASPECTS QUE NOUS AVONS DELIBEREMENT CENTRE NOTRE TRAVAIL. EN EFFET, LORS DE L'UTILISATION DE CES TECHNIQUES SUR DES SYSTEMES INDUSTRIELS COMPLEXES, L'UTILISATEUR RESTE ACTUELLEMENT CONFRONTE A DES DIFFICULTES (VOIRE A L'IMPOSSIBILITE D'OBTENIR DES RESULTATS) FACE AUXQUELLES IL SE TROUVE DEMUNI, FAUTE DE RECUL ET D'APPROCHE APPROPRIEE. DANS CE CADRE, CETTE THESE PROPOSE UNE DEMARCHE METHODOLOGIQUE, ISSUE D'UN RETOUR D'EXPERIENCE SUR L'UTILISATION DE TROIS OUTILS DE MODELE CHECKING (ASA +, ESTEREL, UPPAAL) SUR DES SYSTEMES DE CONTROLE-COMMANDE EXISTANT A EDF. CE RETOUR D'EXPERIENCE NOUS A PERMIS D'IDENTIFIER LES DIFFICULTES AUXQUELLES L'UTILISATEUR EST LE PLUS SOUVENT CONFRONTE (EXPLOSION COMBINATOIRE DU NOMBRE DE COMPORTEMENTS DES MODELES, CONFIANCE ENVERS LES TRADUCTIONS ET LES RESULTATS D'EVALUATION DES PROPRIETES). NOUS PROPOSONS DES SOLUTIONS DE CONTOURNEMENT, ET RESTITUONS CES SOLUTIONS DANS LE CADRE D'UNE DEMARCHE METHODOLOGIQUE GLOBALE VISANT D'UNE PART L'OBTENTION DE RESULTATS, ET D'AUTRE PART L'AMELIORATION DE LA CONFIANCE QU'IL PEUT LEUR ACCORDER. LA DEMARCHE QUE NOUS PROPOSONS S'ARTICULE SUIVANT DEUX AXES SUCCESSIFS : - LA MISE EN PLACE DE LA VERIFICATION FORMELLE DE PROPRIETES. ELLE CONSISTE A ETABLIR UNE DESCRIPTION DETAILLEE DES PROPRIETES A VERIFIER, PUIS A CREER UN MODELE FORMEL OPTIMISE AFIN D'ETRE MOINS SUJET A L'EXPLOSION COMBINATOIRE ET ENFIN A DEFINIR UNE STRATEGIE DE VERIFICATION PERMETTANT D'ORIENTER AU MIEUX LES DIFFERENTES EVALUATIONS QUE L'ON EST AMENE A FAIRE POUR VERIFIER UNE PROPRIETE. NOUS MONTRONS QU'IL EST INEVITABLE, DANS LE CAS OU L'OPTIMISATION DU MODELE S'AVERERAIT INSUFFISANTE, D'ADOPTER UNE STRATEGIE PROGRESSIVE POUR VERIFIER DES PROPRIETES. CETTE STRATEGIE CONSISTE A EVALUER CES PROPRIETES POUR DES ENVIRONNEMENTS PARTIELS DU MODELE. CELA NE PERMET PAS TOUJOURS D'APPORTER UNE REPONSE EXHAUSTIVE MAIS LES RESULTATS SONT MIEUX CIBLES ET LOCALEMENT EXHAUSTIFS. - LA MISE EN UVRE DE LA VERIFICATION FORMELLE EN UTILISANT SOIT LA LOGIQUE TEMPORELLE, SOIT LES AUTOMATES OBSERVATEURS OU SOIT LES TECHNIQUES DE REDUCTION DE GRAPHES EST NECESSAIRE. NOUS MONTRONS QUE, LORS DE NOS ETUDES, CES TROIS TECHNIQUES SE SONT AVEREES EFFICACES ET COMPLEMENTAIRES. ELLES ONT PERMIS DE VERIFIER LA QUASI-TOTALITE DES PROPRIETES RECHERCHEES. LEUR MISE EN UVRE DEMANDE TOUTEFOIS UNE CERTAINE EXPERTISE. NOUS AVONS AUSSI NOTE QU'UNE ANALYSE POUSSEE DES RESULTATS PERMETTAIT UNE AUGMENTATION IMPORTANTE DE LA CONFIANCE QUE NOUS LEUR ACCORDONS.
Book Synopsis Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets by : José Machado
Download or read book Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets written by José Machado and published by . This book was released on 2006 with total page 158 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'objectif principal de cette thèse est d'évaluer les apports, les limites et les complémentarités de la vérification du comportement d'un contrôleur logique par model checking en prenant en compte, ou non, un modèle du processus commandé. La vérification formelle d'un ensemble représentatif de propriétés est traitée sur un système automatisé servant d'exemple support. Nous généralisons ces résultats et présentons une approche mixant la vérification formelle avec et sans modèle de processus. Cette approche est basée sur une double typologie des propriétés et des variables utilisées pour les exprimer. On distingue d'une part les propriétés de vivacité des propriétés de sûreté, et d'autre part les propriétés exprimées à partir de variables contrôlables ou non. Cette approche couplée propose un cadre de vérification plus rigoureux et plus sûr que celui de l'utilisation la plus souvent pratiquée, sans aucun modèle de processus.
Book Synopsis Approche formelle pour la vérification des ids by : Rekhis-S
Download or read book Approche formelle pour la vérification des ids written by Rekhis-S and published by Omn.Univ.Europ.. This book was released on 2018-02-28 with total page 148 pages. Available in PDF, EPUB and Kindle. Book excerpt: Les Syst mes de D tection d'Intrusions (IDS) ont de nos jours une importance capitale dans la s curisation des r seaux, ce qui a fait d'eux des cibles d'attaques privil gi es. Face cet tat de fait, le test de leur bon fonctionnement est devenu primordial dans tout processus de s curisation d'un r seau. Cependant les techniques de test usuelles s'av rent aujourd'hui insuffisantes. Nous nous sommes int ress s dans ce travail la mod lisation, la sp cification, et la v rification formelle des propri t s, des m canismes, et des protocoles de s curit des IDS. Pour ce faire, nous avons utilis le langage de sp cification formelle TLA+, et son Model Checker TLC. TLA+ ayant t con u pour la sp cification des syst mes concurrents et r partis, nous l'avons adopt dans le cadre de ce travail pour couvrir des probl matiques de s curit . Apr s un travail de sp cification et de validation des IDS, nous avons propos une extension TLA+ et TLC, afin de pouvoir d tecter les cycles ind sirables pouvant surgir suite une sp cification erron e.
Book Synopsis Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique by : Philippe Georgelin
Download or read book Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique written by Philippe Georgelin and published by . This book was released on 2001 with total page 142 pages. Available in PDF, EPUB and Kindle. Book excerpt: POUR SATISFAIRE LES EXIGENCES DU MARCHE, LES OUTILS DE VERIFICATION FORMELLE DOIVENT PERMETTRE AUX CONCEPTEURS DE VERIFIER DES DESCRIPTIONS COMPLEXES ET DE RAISONNER SUR DES DOMAINES DE VALEURS GRANDS OU INFINIS. IL EST NECESSAIRE DE SE CONCENTRER SUR LA CORRECTION D'ALGORITHMES ET SUR LES PROPRIETES MATHEMATIQUES ESSENTIELLES DES BLOCKS A CONCEVOIR. LA PLUPART DES OUTILS DE VERIFICATION FORMELLE COMME LES MODEL-CHERCKERS SONT RESTRICTIFS CAR ILS NE PEUVENT TRAVAILLER AVEC DES NIVEAUX PLUS HAUT QUE LE RTL, ET ILS SONT EGALEMENT LIMITES SUR LE NOMBRE TOTAL D'ETATS. LES DEMONSTRATEURS DE THEOREMES NE SOUFFRENT PAS DE CES RESTRICTIONS, MAIS NE SONT PAS AUTOMATIQUES ET REQUIERENT DES METHODES POUR FACILITER LEUR UTILISATION SYSTEMATIQUE. CETTE THESE ABORDE LA VERIFICATION FORMELLE DE DESCRIPTIONS VHDL AU MOYEN DU DEMONSTRATEUR ACL2. NOUS PROPOSONS UN ENVIRONNEMENT COMBINANT SIMULATION SYMBOLIQUE ET DEMONSTRATEUR DE THEOREMES POUR L'ANALYSE FORMELLE DE DESCRIPTIONS DE HAUT NIVEAU D'ABSTRACTION. PLUS PRECISEMENT, NOTRE APPROCHE CONSISTE A DEVELOPPER DES METHODES - POUR FORMALISER UN SOUS-ENSEMBLE DE VHDL, - POUR DIRIGER LE DEMONSTRATEUR POUR EFFECTUER DE LA SIMULATION SYMBOLIQUE - POUR UTILISER CES RESULTATS POUR LES PREUVES. UN OUTIL A ETE DEVELOPPE COMBINANT DES TRADUCTEURS (VHDL VERS ACL2), DES MOTEURS DE SIMULATION SYMBOLIQUE ET DE PREUVES, ET UNE INTERFACE UTILISATEUR. LES DEFINITIONS ET LES THEOREMES SONT GENERES AUTOMATIQUEMENT. UN MEME MODELE GENERE EST AINSI UTILISE POUR TOUTES LES TACHES. NOUS ASPIRONS A FOURNIR AU CONCEPTEUR UNE METHODOLOGIE POUR INSERER LA VERIFICATION FORMELLE LE PLUS TOT POSSIBLE DANS LE CYCLE DE CONCEPTION. LE DEMONSTRATEUR EST UTILISE POUR DES MANIPULATIONS SYMBOLIQUES ET POUR PROUVER QU'ILS SONT EQUIVALENTS A UNE FONCTION SPECIFIEE. LE RESULTAT DE CETTE THESE EST DE RENDRE LA TECHNIQUE DE DEMONSTRATION DE THEOREMES ACCEPTABLE DANS UNE EQUIPE DE CONCEPTEUR DU POINT DE VUE DE LA FACILITE D'UTILISATION, ET DE DIMINUER LE TEMPS DE VERIFICATION.
