Aide au diagnostic de vérification formelle de systèmes

Download Aide au diagnostic de vérification formelle de systèmes PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 0 pages
Book Rating : 4.:/5 (124 download)

DOWNLOAD NOW!


Book Synopsis Aide au diagnostic de vérification formelle de systèmes by : Vincent Leildé

Download or read book Aide au diagnostic de vérification formelle de systèmes written by Vincent Leildé and published by . This book was released on 2019 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le model checking est une technique de vérification formelle qui consiste à certifier que le comportement d'un système formel satisfait des propriétés formelles. Son principe est d'explorer l'ensemble des exécutions possibles du système pour découvrir des chemins d'exécution (traces) violant les propriétés. Si c'est le cas, l'ingénieur doit remonter aux causes qui ont produit la trace. L'objectif de la thèse est d'assister l'ingénieur lors de cette phase que l'on appelle diagnostic. Nous proposons un cadre combinant différents types de connaissances et activités cognitives, supporté par une méthode et une infrastructure. Nous illustrons l'approche sur la sécurisation d'un système SCADA. Quand le diagnosticien est vérificateur du modèle, il doit faire face à des traces de grande taille. Il réalise un diagnostic en mobilisant une multitude d'activités cognitives complexes. Pour les outiller, nous proposons une classification de ces activités selon la taxonomie de Bloom. Quand la cause réelle opère sur des connaissances autres que celles du model checking, ces moyens sont alors insuffisants. Quand le diagnosticien est le concepteur du modèle, il dispose ou non de connaissances de domaine permettant de le débloquer en lui offrant des nouveaux regards sur la trace. Pour y parvenir, il faut disposer du domaine et corréler les connaissances du domaine et du model checking pour réduire leur fossé sémantique. Nous proposons des structures pour capturer et réutiliser le domaine. D'un côté le problem case formule le problème que l'on cherche à résoudre et permet de préciser le diagnostic de la solution construite. D'un autre côté les sample, pattern et component cases capturent des éléments de solutions et permettent d'isoler le diagnostic. Quand le diagnosticien est l'architecte du système, il combine des éléments de problèmes et de solutions provenant à la foisde l'ingénierie du domaine et de l'application. Pour progresser de manière fluide dans la solution et enrichir les propriétés à vérifier, nous proposons une méthode de résolution de problème. Alimentée par la base de connaissances issue du domaine, celle-ci réalise des allers-retours entre l'espace du problème et l'espace de la solution, traçant problèmes et solutions choisies, et augmentant la vérification et le diagnostic grâce à de nouvelles propriétés. De manière transversale aux autres phases, le processus de vérification doit être organisé. Nous proposons une infrastructure permettant d'organiser, capitaliser et réutiliser les diverses connaissances (model checking, domaine, méthode). L'infrastructure est divisée en trois niveaux, le niveau physique regroupe les données brutes, le niveau connaissance regroupe des ontologies, et le niveau d'accès fournit des interactions supportées par les connaissances, dont les activités cognitives de diagnostic, organisées suivant la taxonomie de Bloom. Nous proposons un outil de simplification de traces par facettes reposant sur cette infrastructure.

Méthodes pour la vérification formelle de systèmes matériels et logiciels à architecture régulière

Download Méthodes pour la vérification formelle de systèmes matériels et logiciels à architecture régulière PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 196 pages
Book Rating : 4.:/5 (492 download)

DOWNLOAD NOW!


Book Synopsis Méthodes pour la vérification formelle de systèmes matériels et logiciels à architecture régulière by : Eric Gascard

Download or read book Méthodes pour la vérification formelle de systèmes matériels et logiciels à architecture régulière written by Eric Gascard and published by . This book was released on 2002 with total page 196 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le cadre de cette thèse est l'utilisation des méthodes formelles pour la spécification et la validation de systèmes matériels et logiciels. Nos travaux se sont concentrés sur la validation formelle de systèmes à architecture régulière et paramétrable, circuits combinatoires itératifs d'une part, et applications distribuées s'exécutant sur des réseaux d'interconnexion symétriques d'autre part. La première partie de cette thèse est consacrée à la vérification formelle automatique de circuits à structure répétitive régulière. Un modèle de fonctions récursives est utilisé, le processus de preuve mettant en jeu des techniques inductives permet un raisonnement générique sur la taille du circuit. Le résultat présenté ici est une heuristique de généralisation de théorèmes inductifs spécialisée pour les modèles fonctionnels considérés. Cette méthode permet de produire les théorèmes généralisés ainsi que certains lemmes intermédiaires et d'automatiser ainsi le processus de vérification. La seconde partie propose une méthode de modélisation et de validation de programmes distribués sur les réseaux d'interconnexion symétriques. Les preuves sont ici paramétrées sur l'ordre du réseau (nombre de processeurs). Le modèle formel choisi pour la représentation des réseaux dans l'environnement de démonstration automatique est basé sur le concept de graphe de Cayley. Notre méthode prend en compte les opérations de communications collectives (diffusion, distribution, réduction) utilisées par les applications distribuées. La modélisation et la méthode de preuve développées permettent entre autres de s'abstraire du problème des communications point à point, et de raisonner au niveau du processeur. De plus, elle permet d'obtenir automatiquement les invariants nécessaires au preuves.

Vérification formelle, compositionnelle at automatique de systèmes de composants

Download Vérification formelle, compositionnelle at automatique de systèmes de composants PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 191 pages
Book Rating : 4.:/5 (69 download)

DOWNLOAD NOW!


Book Synopsis Vérification formelle, compositionnelle at automatique de systèmes de composants by : Nicolas Ayache

Download or read book Vérification formelle, compositionnelle at automatique de systèmes de composants written by Nicolas Ayache and published by . This book was released on 2010 with total page 191 pages. Available in PDF, EPUB and Kindle. Book excerpt: Aujourd’hui, de nombreux systèmes à base de composants sont critiques ; leur fonctionnement requiert un niveau de confiance maximal. Les méthodes formelles comme le Model-Checking sont utilisées pour garantir les propriétés cruciales, avec un haut degré d'automatisation. Cependant, le Model-Checking souffre d'explosion combinatoire lorsque les systèmes deviennent trop grands. Cette thèse propose un cadre de description haut niveau, où la vérification accompagne la modélisation du système, et limite le problème de l'explosion par une vérification modulaire des composants du système. L'approche se base sur les observateurs, qui s'exécutent en parallèle d’un système sans en modifier le comportement global et permettent de décrire des propriétés. La modularité de la vérification vient de la possibilité de remplacer avec sûreté tout ou partie d'un système par un autre. Ceci est rendu possible par l'utilisation conjointe du Model-Checking et de l’Interprétation Abstraite, ce qui assure le calcul d'un sur-ensemble des comportements du système. Alors que l'Interprétation Abstraite introduit des approximations, les observateurs permettent de distinguer des états qui auraient été fusionnés pour gagner la précision nécessaire. Ils pilotent les analyses en introduisant des instants d'observation. Décrits par l'utilisateur, ils permettent une mise au point interactive des états à fusionner. Notre approche s'intègre dans le cycle de développement d'un système où raffinements et abstractions sont légions. Nous définissons le langage SystemD, proche de SystemC, intégrant la description, la spécification et la vérification de systèmes, tout en restant accessible au monde de l'ingénierie.

Méthode de conception de logiciel système critique couplée à une démarche de vérification formelle

Download Méthode de conception de logiciel système critique couplée à une démarche de vérification formelle PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 0 pages
Book Rating : 4.:/5 (97 download)

DOWNLOAD NOW!


Book Synopsis Méthode de conception de logiciel système critique couplée à une démarche de vérification formelle by : Amira Methni

Download or read book Méthode de conception de logiciel système critique couplée à une démarche de vérification formelle written by Amira Methni and published by . This book was released on 2016 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Avec l'évolution des technologies, la complexité des systèmes informatiques ne cesse de s'accroître. Parmi ces systèmes, on retrouve les logiciels critiques qui doivent offrir une garantie de sûreté de fonctionnement qui s'avère crucial et pour lesquels un dysfonctionnement peut avoir des conséquences graves. Les méthodes formelles fournissent des outils permettant de garantir mathématiquement l'absence de certaines erreurs. Ces méthodes sont indispensables pour assurer les plus hauts niveaux de sûreté. Mais l'application de ces méthodes sur un code système bas niveau se heurte à des difficultés d'ordre pratique et théorique. Les principales difficultés concernent la prise en compte des aspects bas niveau, comme les pointeurs et les interactions avec le matériel spécifique. De plus, le fait que ces systèmes soient concurrents conduit à une augmentation exponentielle du nombre de comportements possibles, ce qui rend plus difficile leur vérification. Dans cette thèse, nous proposons une méthodologie pour la spécification et la vérification par model-checking de ce type de systèmes, en particulier, ceux implémentés en C. Cette méthodologie est basée sur la traduction de la sémantique de C en TLA+, un langage de spécification formel adapté à la modélisation de systèmes concurrents. Nous avons proposé un modèle de mémoire et d'exécution d'un programme C séquentiel en TLA+. En se basant sur ce modèle, nous avons proposé un ensemble de règles de traduction d'un code C en TLA+ que nous avons implémenté dans un outil, appelé C2TLA+. Nous avons montré comment ce modèle peut s'étendre pour modéliser les programmes C concurrents et gérer la synchronisation entre plusieurs processus ainsi que leur ordonnancement. Pour réduire la complexité du model-checking, nous avons proposé une technique permettant de réduire significativement la complexité de la vérification. Cette réduction consiste pour un code C à agglomérer une suite d'instructions lors de la génération du code TLA+, sous réserve d'un ensemble de conditions.Nous avons appliqué la méthodologie proposée dans cette thèse sur un cas d'étude réel issu de l'implémentation d'un micronoyau industriel,sur lequel nous avons vérifié un ensemble de propriétés fonctionnelles. L'application de la réduction a permis de réduire considérablement le temps de la vérification, ce qui la rend utilisable en pratique.Les résultats ont permis d'étudier le comportement du système, de vérifier certaines propriétés et de trouver des bugs indétectables par des simples tests.

Un environnement integre pour la verification formelle et l'analyse des systemes decrits en VHDL

Download Un environnement integre pour la verification formelle et l'analyse des systemes decrits en VHDL PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 0 pages
Book Rating : 4.:/5 (494 download)

DOWNLOAD NOW!


Book Synopsis Un environnement integre pour la verification formelle et l'analyse des systemes decrits en VHDL by : Rajesh K.. Bawa

Download or read book Un environnement integre pour la verification formelle et l'analyse des systemes decrits en VHDL written by Rajesh K.. Bawa and published by . This book was released on 1996 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique

Download Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique PDF Online Free

Author :
Publisher :
ISBN 13 : 9782913329737
Total Pages : 142 pages
Book Rating : 4.3/5 (297 download)

DOWNLOAD NOW!


Book Synopsis Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique by : Philippe Georgelin

Download or read book Vérification formelle de systèmes digitaux synchrones, basée sur la simulation symbolique written by Philippe Georgelin and published by . This book was released on 2001 with total page 142 pages. Available in PDF, EPUB and Kindle. Book excerpt: POUR SATISFAIRE LES EXIGENCES DU MARCHE, LES OUTILS DE VERIFICATION FORMELLE DOIVENT PERMETTRE AUX CONCEPTEURS DE VERIFIER DES DESCRIPTIONS COMPLEXES ET DE RAISONNER SUR DES DOMAINES DE VALEURS GRANDS OU INFINIS. IL EST NECESSAIRE DE SE CONCENTRER SUR LA CORRECTION D'ALGORITHMES ET SUR LES PROPRIETES MATHEMATIQUES ESSENTIELLES DES BLOCKS A CONCEVOIR. LA PLUPART DES OUTILS DE VERIFICATION FORMELLE COMME LES MODEL-CHERCKERS SONT RESTRICTIFS CAR ILS NE PEUVENT TRAVAILLER AVEC DES NIVEAUX PLUS HAUT QUE LE RTL, ET ILS SONT EGALEMENT LIMITES SUR LE NOMBRE TOTAL D'ETATS. LES DEMONSTRATEURS DE THEOREMES NE SOUFFRENT PAS DE CES RESTRICTIONS, MAIS NE SONT PAS AUTOMATIQUES ET REQUIERENT DES METHODES POUR FACILITER LEUR UTILISATION SYSTEMATIQUE. CETTE THESE ABORDE LA VERIFICATION FORMELLE DE DESCRIPTIONS VHDL AU MOYEN DU DEMONSTRATEUR ACL2. NOUS PROPOSONS UN ENVIRONNEMENT COMBINANT SIMULATION SYMBOLIQUE ET DEMONSTRATEUR DE THEOREMES POUR L'ANALYSE FORMELLE DE DESCRIPTIONS DE HAUT NIVEAU D'ABSTRACTION. PLUS PRECISEMENT, NOTRE APPROCHE CONSISTE A DEVELOPPER DES METHODES - POUR FORMALISER UN SOUS-ENSEMBLE DE VHDL, - POUR DIRIGER LE DEMONSTRATEUR POUR EFFECTUER DE LA SIMULATION SYMBOLIQUE - POUR UTILISER CES RESULTATS POUR LES PREUVES. UN OUTIL A ETE DEVELOPPE COMBINANT DES TRADUCTEURS (VHDL VERS ACL2), DES MOTEURS DE SIMULATION SYMBOLIQUE ET DE PREUVES, ET UNE INTERFACE UTILISATEUR. LES DEFINITIONS ET LES THEOREMES SONT GENERES AUTOMATIQUEMENT. UN MEME MODELE GENERE EST AINSI UTILISE POUR TOUTES LES TACHES. NOUS ASPIRONS A FOURNIR AU CONCEPTEUR UNE METHODOLOGIE POUR INSERER LA VERIFICATION FORMELLE LE PLUS TOT POSSIBLE DANS LE CYCLE DE CONCEPTION. LE DEMONSTRATEUR EST UTILISE POUR DES MANIPULATIONS SYMBOLIQUES ET POUR PROUVER QU'ILS SONT EQUIVALENTS A UNE FONCTION SPECIFIEE. LE RESULTAT DE CETTE THESE EST DE RENDRE LA TECHNIQUE DE DEMONSTRATION DE THEOREMES ACCEPTABLE DANS UNE EQUIPE DE CONCEPTEUR DU POINT DE VUE DE LA FACILITE D'UTILISATION, ET DE DIMINUER LE TEMPS DE VERIFICATION.

Sûreté des systèmes matériels

Download Sûreté des systèmes matériels PDF Online Free

Author :
Publisher : Academiques
ISBN 13 : 9783841642035
Total Pages : 196 pages
Book Rating : 4.6/5 (42 download)

DOWNLOAD NOW!


Book Synopsis Sûreté des systèmes matériels by : Nicolas Ayache

Download or read book Sûreté des systèmes matériels written by Nicolas Ayache and published by Academiques. This book was released on 2017-01-04 with total page 196 pages. Available in PDF, EPUB and Kindle. Book excerpt: Aujourd'hui, de nombreux systemes a base de composants sont critiques; leur fonctionnement requiert un niveau de confiance maximal. Cette these propose un cadre de description haut niveau, ou la verification accompagne la modelisation du systeme, et limite le probleme de l'explosion combinatoire du model checkingp par une verification modulaire des composants du systeme. L'approche se base sur les observateurs, qui s'executent en parallele d'un systeme sans en modifier le comportement global et permettent de decrire des proprietes. La modularite de la verification vient de la possibilite de remplacer avec surete tout ou partie d'un systeme par un autre. Ceci est rendu possible par l'utilisation conjointe du model checking et de l'interpretation abstraite, ce qui assure le calcul d'un sur-ensemble des comportements du systeme. Alors que l'interpretation abstraite introduit des approximations, les observateurs permettent de distinguer des etats qui auraient ete fusionnes pour gagner la precision necessaire. Ils pilotent les analyses en introduisant des instants d'observation. Decrits par l'utilisateur, ils permettent une mise au point interactive des etats a fusionner.

Encodage Efficace des Systèmes Critiques pour la Vérificaton Formelle par Model Checking à base de Solveurs SAT

Download Encodage Efficace des Systèmes Critiques pour la Vérificaton Formelle par Model Checking à base de Solveurs SAT PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 0 pages
Book Rating : 4.:/5 (18 download)

DOWNLOAD NOW!


Book Synopsis Encodage Efficace des Systèmes Critiques pour la Vérificaton Formelle par Model Checking à base de Solveurs SAT by : Guillaume Baud-Berthier

Download or read book Encodage Efficace des Systèmes Critiques pour la Vérificaton Formelle par Model Checking à base de Solveurs SAT written by Guillaume Baud-Berthier and published by . This book was released on 2018 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le développement de circuits électroniques et de systèmes logiciels critiques pour le ferroviaire ou l'avionique, par exemple, demande à être systématiquement associé à un processus de vérification formelle permettant de garantir l'exhaustivité des tests. L'approche formelle la plus répandue dans l'industrie est le Model Checking. Le succès de son adoption provient de deux caractéristiques : (i) son aspect automatique, (ii) sa capacité à produire un témoin (un scénario rejouable) lorsqu'un comportement indésirable est détecté, ce qui fournit une grande aide aux concepteurs pour corriger le problème. Néanmoins, la complexité grandissante des systèmes à vérifier est un réel défi pour le passage à l'échelle des techniques existantes. Pour y remédier, différents algorithmes de model checking (e.g., parcours symbolique des états du système, interpolation), diverses méthodes complémentaires (e.g., abstraction,génération automatique d'invariants), et de multiples procédures de décision(e.g., diagramme de décision, solveur SMT) sont envisageables.Dans cette thèse, nous nous intéressons plus particulièrement à l'induction temporelle.Il s'agit d'un algorithme de model checking très utilisé dans l'industrie pour vérifier les systèmes critiques. C'est également l'algorithme principal de l'outil développé au sein de l'entreprise Safe River, entreprise dans laquelle cette thèse a été effectuée. Plus précisément, l'induction temporelle combine deux techniques :(i) BMC (Bounded Model Checking), une méthode très efficace pour la détection debugs dans un système (ii) k-induction, une méthode ajoutant un critère de terminaison à BMC lorsque le système n'admet pas de bug. Ces deux techniques génèrent des formules logiques propositionnelles pour lesquelles il faut en déterminer la satisfaisabilité.Pour se faire, nous utilisons un solveur SAT, c'est-à-dire une procédure de décision qui détermine si une telle formule admet une solution.L'originalité des travaux proposés dans cette thèse repose en grande partie sur la volonté de renforcer la collaboration entre le solveur SAT et le model checker.Nos efforts visent à accroître l'interconnexion de ces deux modules en exploitant la structure haut niveau du problème. Nous avons alors défini des méthodes profitant de la structure symétrique des formules. Cette structure apparaît lors du dépliage successif de la relation de transition, et nous permet de dupliquer les clauses ou encore de déplier les transitions dans différentes directions (i.e., avant ou arrière). Nous avons aussi pu instaurer une communication entre le solveur SAT et le model checker permettant de : (i) simplifier la représentation au niveau du model checker grâce à des informations déduites par le solveur, et (ii) aider le solveur lors de la résolution grâce aux simplifications effectuées sur la représentation haut niveau. Une autre contribution importante de cette thèse est l'expérimentation des algorithmes proposées. Cela se concrétise par l'implémentation d'un model checker prenant en entrée des modèles AIG (And-Inverter Graph) dans lequel nous avons pu évaluer l'efficacité de nos différentes méthodes.

Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques

Download Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 206 pages
Book Rating : 4.:/5 (493 download)

DOWNLOAD NOW!


Book Synopsis Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques by : Diana Toma

Download or read book Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 206 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.

Une Approche de Vérification Formelle Et de Simulation Pour Les Systèmes À Événements

Download Une Approche de Vérification Formelle Et de Simulation Pour Les Systèmes À Événements PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 181 pages
Book Rating : 4.:/5 (12 download)

DOWNLOAD NOW!


Book Synopsis Une Approche de Vérification Formelle Et de Simulation Pour Les Systèmes À Événements by : Aznam Yacoub

Download or read book Une Approche de Vérification Formelle Et de Simulation Pour Les Systèmes À Événements written by Aznam Yacoub and published by . This book was released on 2016 with total page 181 pages. Available in PDF, EPUB and Kindle. Book excerpt: Nowadays, making reliable software and systems is become harder. New technologies imply more and more interactions between complex components, whose the analysis and the understanding are become arduous.To overcome this problem, the domains of verification and validation have known a significant progress, with the emergence of new automatic methods that ensure reliability of systems. Among all these techniques, we can find two great families of tools : the formal methods and the simulation. For a long time, these two families have been considered as opposite to each other. However, recent work tries to reduce the border between them. In this context, this thesis proposes a new approach in order to integrate discrete-event simulation in formal methods. The main objective is to improve existing model-checking tools by combining them with simulation, in order to allow them detecting errors that they were not previously able to find, and especially on timed systems. This approach led us to develop a new formal language, called DEv-PROMELA. This new language, which relies on the PROMELA and on the DEVS formalism, is like both a verifiable specifications language and a simulation formalism. By combining a traditional model-checking and a discrete-event simulation on models expressed in DEv-PROMELA, it is therefore possible to detect and to understand dysfunctions which could not be found by using only a formal checking or only a simulation. This result is illustrated through the different examples which are treated in this work.

EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF

Download EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 210 pages
Book Rating : 4.:/5 (863 download)

DOWNLOAD NOW!


Book Synopsis EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF by : KARIM.. CHENIKHAR

Download or read book EVALUATION D'OUTILS DE PREUVES FORMELLES POUR LA SPECIFICATION ET LA VALIDATION DES COMPORTEMENTS DES SYSTEMES DE CONTROLE-COMMANDE D'EDF written by KARIM.. CHENIKHAR and published by . This book was released on 2000 with total page 210 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'UTILISATION DES METHODES FORMELLES EST DE PLUS EN PLUS REPANDU DANS LES MILIEUX INDUSTRIELS. CES METHODES PROCURENT DES OUTILS DE MODELISATION, DE SIMULATION ET DE VERIFICATION QUI AMELIORENT CONSIDERABLEMENT LE CYCLE DE VIE DES SYSTEMES INDUSTRIELS. L'OBJET DE CETTE THESE PORTE SUR L'UTILISATION DES TECHNIQUES DE VERIFICATION, EN SE FOCALISANT SUR L'APPROCHE DE TYPE MODEL-CHECKING. LA DEFINITION DE CES TECHNIQUES (FORMALISMES SOUS-JACENTS, SEMANTIQUE OPERATIONNELLE, ALGORITHMIQUE ASSOCIEE) A FAIT L'OBJET DE NOMBREUX TRAVAUX THEORIQUES, MAIS NOUS SEMBLE-T-IL AU DETRIMENT DES ASPECTS METHODOLOGIQUES LIES A L'UTILISATION MEME DE CES TECHNIQUES. C'EST DONC SUR CES ASPECTS QUE NOUS AVONS DELIBEREMENT CENTRE NOTRE TRAVAIL. EN EFFET, LORS DE L'UTILISATION DE CES TECHNIQUES SUR DES SYSTEMES INDUSTRIELS COMPLEXES, L'UTILISATEUR RESTE ACTUELLEMENT CONFRONTE A DES DIFFICULTES (VOIRE A L'IMPOSSIBILITE D'OBTENIR DES RESULTATS) FACE AUXQUELLES IL SE TROUVE DEMUNI, FAUTE DE RECUL ET D'APPROCHE APPROPRIEE. DANS CE CADRE, CETTE THESE PROPOSE UNE DEMARCHE METHODOLOGIQUE, ISSUE D'UN RETOUR D'EXPERIENCE SUR L'UTILISATION DE TROIS OUTILS DE MODELE CHECKING (ASA +, ESTEREL, UPPAAL) SUR DES SYSTEMES DE CONTROLE-COMMANDE EXISTANT A EDF. CE RETOUR D'EXPERIENCE NOUS A PERMIS D'IDENTIFIER LES DIFFICULTES AUXQUELLES L'UTILISATEUR EST LE PLUS SOUVENT CONFRONTE (EXPLOSION COMBINATOIRE DU NOMBRE DE COMPORTEMENTS DES MODELES, CONFIANCE ENVERS LES TRADUCTIONS ET LES RESULTATS D'EVALUATION DES PROPRIETES). NOUS PROPOSONS DES SOLUTIONS DE CONTOURNEMENT, ET RESTITUONS CES SOLUTIONS DANS LE CADRE D'UNE DEMARCHE METHODOLOGIQUE GLOBALE VISANT D'UNE PART L'OBTENTION DE RESULTATS, ET D'AUTRE PART L'AMELIORATION DE LA CONFIANCE QU'IL PEUT LEUR ACCORDER. LA DEMARCHE QUE NOUS PROPOSONS S'ARTICULE SUIVANT DEUX AXES SUCCESSIFS : - LA MISE EN PLACE DE LA VERIFICATION FORMELLE DE PROPRIETES. ELLE CONSISTE A ETABLIR UNE DESCRIPTION DETAILLEE DES PROPRIETES A VERIFIER, PUIS A CREER UN MODELE FORMEL OPTIMISE AFIN D'ETRE MOINS SUJET A L'EXPLOSION COMBINATOIRE ET ENFIN A DEFINIR UNE STRATEGIE DE VERIFICATION PERMETTANT D'ORIENTER AU MIEUX LES DIFFERENTES EVALUATIONS QUE L'ON EST AMENE A FAIRE POUR VERIFIER UNE PROPRIETE. NOUS MONTRONS QU'IL EST INEVITABLE, DANS LE CAS OU L'OPTIMISATION DU MODELE S'AVERERAIT INSUFFISANTE, D'ADOPTER UNE STRATEGIE PROGRESSIVE POUR VERIFIER DES PROPRIETES. CETTE STRATEGIE CONSISTE A EVALUER CES PROPRIETES POUR DES ENVIRONNEMENTS PARTIELS DU MODELE. CELA NE PERMET PAS TOUJOURS D'APPORTER UNE REPONSE EXHAUSTIVE MAIS LES RESULTATS SONT MIEUX CIBLES ET LOCALEMENT EXHAUSTIFS. - LA MISE EN UVRE DE LA VERIFICATION FORMELLE EN UTILISANT SOIT LA LOGIQUE TEMPORELLE, SOIT LES AUTOMATES OBSERVATEURS OU SOIT LES TECHNIQUES DE REDUCTION DE GRAPHES EST NECESSAIRE. NOUS MONTRONS QUE, LORS DE NOS ETUDES, CES TROIS TECHNIQUES SE SONT AVEREES EFFICACES ET COMPLEMENTAIRES. ELLES ONT PERMIS DE VERIFIER LA QUASI-TOTALITE DES PROPRIETES RECHERCHEES. LEUR MISE EN UVRE DEMANDE TOUTEFOIS UNE CERTAINE EXPERTISE. NOUS AVONS AUSSI NOTE QU'UNE ANALYSE POUSSEE DES RESULTATS PERMETTAIT UNE AUGMENTATION IMPORTANTE DE LA CONFIANCE QUE NOUS LEUR ACCORDONS.

Vérification des propriétés temporelles des programmes parallèles

Download Vérification des propriétés temporelles des programmes parallèles PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 275 pages
Book Rating : 4.:/5 (49 download)

DOWNLOAD NOW!


Book Synopsis Vérification des propriétés temporelles des programmes parallèles by : Radu Mateescu

Download or read book Vérification des propriétés temporelles des programmes parallèles written by Radu Mateescu and published by . This book was released on 1998 with total page 275 pages. Available in PDF, EPUB and Kindle. Book excerpt: La vérification formelle est indispensable pour assurer la fiabilité des applications critiques comme les protocoles de communication et les systèmes répartis. La technique de vérification basée sur les modèles (model-checking) consiste à traduire l'application vers un système de transitions étiquetées (STE), sur lequel les propriétés attendues, exprimées en logique temporelle, sont vérifiées à l'aide d'outils appelés évaluateurs (model-checkers). Cependant, les logiques temporelles "classiques", définies sur un vocabulaire d'actions atomiques, ne sont pas adaptées aux langages de description comme LOTOS, dont les actions contiennent des valeurs typées. Cette thèse définit un formalisme appelé XTL (eXecutable Temporal Language) qui permet d'exprimer des propriétés temporelles portant sur les données du programme à vérifier. XTL est basé sur une extension du mu-calcul modal avec des variables typées. Les valeurs contenues dans le STE, extraites à l'aide d'opérateurs modaux étendus, peuvent être passées en paramètre aux opérateurs de point fixe ou manipulées à l'aide de constructions d'inspiration fonctionnelle comme "let", "if-then-else", "case", etc. Les propriétés portant sur des séquences d'actions du programme sont décrites succinctement au moyen d'expressions régulières. Des méta-opérateurs spéciaux permettent l'évaluation des formules sur un STE et l'expression de propriétés temporelles non-standard par exploration de la relation de transition. La sémantique de XTL est formellement définie et des algorithmes efficaces sont proposés pour évaluer des formules temporelles XTL sur des modèles STEs. Un évaluateur XTL est développé et utilisé avec succès pour la validation d'applications industrielles comme le protocole BRP développé par Philips et la couche liaison du bus série IEEE-1394 ("FireWire")

Sur la verification formelle de circuits logiques

Download Sur la verification formelle de circuits logiques PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 40 pages
Book Rating : 4.:/5 (177 download)

DOWNLOAD NOW!


Book Synopsis Sur la verification formelle de circuits logiques by : Université de Montréal. Département d'Informatique et de Recherche Opérationnelle

Download or read book Sur la verification formelle de circuits logiques written by Université de Montréal. Département d'Informatique et de Recherche Opérationnelle and published by . This book was released on 1986 with total page 40 pages. Available in PDF, EPUB and Kindle. Book excerpt:

Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets

Download Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 158 pages
Book Rating : 4.:/5 (116 download)

DOWNLOAD NOW!


Book Synopsis Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets by : José Machado

Download or read book Influence de la prise en compte d'un modèle de processus en vérification formelle des systèmes à évenement discrets written by José Machado and published by . This book was released on 2006 with total page 158 pages. Available in PDF, EPUB and Kindle. Book excerpt: L'objectif principal de cette thèse est d'évaluer les apports, les limites et les complémentarités de la vérification du comportement d'un contrôleur logique par model checking en prenant en compte, ou non, un modèle du processus commandé. La vérification formelle d'un ensemble représentatif de propriétés est traitée sur un système automatisé servant d'exemple support. Nous généralisons ces résultats et présentons une approche mixant la vérification formelle avec et sans modèle de processus. Cette approche est basée sur une double typologie des propriétés et des variables utilisées pour les exprimer. On distingue d'une part les propriétés de vivacité des propriétés de sûreté, et d'autre part les propriétés exprimées à partir de variables contrôlables ou non. Cette approche couplée propose un cadre de vérification plus rigoureux et plus sûr que celui de l'utilisation la plus souvent pratiquée, sans aucun modèle de processus.

Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques

Download Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : 0 pages
Book Rating : 4.:/5 (125 download)

DOWNLOAD NOW!


Book Synopsis Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques by : Diana Toma

Download or read book Vérification formelle des systèmes numériques par démonstrations de théorèmes : application aux composants cryptographiques written by Diana Toma and published by . This book was released on 2006 with total page 0 pages. Available in PDF, EPUB and Kindle. Book excerpt: A cause de la complexité croissante des systèmes sur puce (SoC), la vérification devient un aspect très important : 70 - 80% du coût de conception est alloué à cette tâche. Plus de 60% des projets de développement d'ASIC doivent être repris à cause des erreurs fonctionnelles, environ 50% des erreurs de conception étant situées au niveau du module. Dans le monde industriel, la vérification est souvent synonyme de simulation - une méthode de vérification naturelle pour les concepteurs, mais qui ne garantit pas l'absence d'erreurs. Une alternative est fournie par la vérification formelle qui prouve mathématiquement qu'un circuit satisfait une spécification. Dans cette thèse, on s'intéresse aux méthodes déductives basées sur la démonstration de théorèmes. La démonstration de théorèmes permet de vérifier formellement des descriptions matérielles de haut niveau et des systèmes réguliers ou très complexes, car la taille de données n'a plus d'importance. Par contre la modélisation de la description matérielle se fait directement en logique, ce qui rend l'accès difficile pour les concepteurs. Notre travail a pour but de faciliter l'introduction des outils de démonstration de théorèmes dans le flot de conception. Nous proposons une méthode automatique de traduction d'un circuit VHDL vers un modèle sémantique basé sur des équations récurrentes par rapport au temps qui peut être l'entrée de tout outil de démonstration de théorèmes et nous définissons une approche de vérification adaptée au modèle. Afin de valider notre proposition, nous avons choisi le démonstrateur ACL2 pour vérifier une bibliothèque de circuits de cryptographie.

Principles of Model Checking

Download Principles of Model Checking PDF Online Free

Author :
Publisher : MIT Press
ISBN 13 : 0262304031
Total Pages : 994 pages
Book Rating : 4.2/5 (623 download)

DOWNLOAD NOW!


Book Synopsis Principles of Model Checking by : Christel Baier

Download or read book Principles of Model Checking written by Christel Baier and published by MIT Press. This book was released on 2008-04-25 with total page 994 pages. Available in PDF, EPUB and Kindle. Book excerpt: A comprehensive introduction to the foundations of model checking, a fully automated technique for finding flaws in hardware and software; with extensive examples and both practical and theoretical exercises. Our growing dependence on increasingly complex computer and software systems necessitates the development of formalisms, techniques, and tools for assessing functional properties of these systems. One such technique that has emerged in the last twenty years is model checking, which systematically (and automatically) checks whether a model of a given system satisfies a desired property such as deadlock freedom, invariants, and request-response properties. This automated technique for verification and debugging has developed into a mature and widely used approach with many applications. Principles of Model Checking offers a comprehensive introduction to model checking that is not only a text suitable for classroom use but also a valuable reference for researchers and practitioners in the field. The book begins with the basic principles for modeling concurrent and communicating systems, introduces different classes of properties (including safety and liveness), presents the notion of fairness, and provides automata-based algorithms for these properties. It introduces the temporal logics LTL and CTL, compares them, and covers algorithms for verifying these logics, discussing real-time systems as well as systems subject to random phenomena. Separate chapters treat such efficiency-improving techniques as abstraction and symbolic manipulation. The book includes an extensive set of examples (most of which run through several chapters) and a complete set of basic results accompanied by detailed proofs. Each chapter concludes with a summary, bibliographic notes, and an extensive list of exercises of both practical and theoretical nature.

Techniques formelles de vérification des systèmes distribués

Download Techniques formelles de vérification des systèmes distribués PDF Online Free

Author :
Publisher :
ISBN 13 :
Total Pages : pages
Book Rating : 4.:/5 (494 download)

DOWNLOAD NOW!


Book Synopsis Techniques formelles de vérification des systèmes distribués by : Brigitte Lonc

Download or read book Techniques formelles de vérification des systèmes distribués written by Brigitte Lonc and published by . This book was released on 1987 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: