Read Books Online and Download eBooks, EPub, PDF, Mobi, Kindle, Text Full Free.
Etude De Larchitecture Du Processeur Dune Machine Pour Les Applications Temps Reel En Intelligence Artificielle
Download Etude De Larchitecture Du Processeur Dune Machine Pour Les Applications Temps Reel En Intelligence Artificielle full books in PDF, epub, and Kindle. Read online Etude De Larchitecture Du Processeur Dune Machine Pour Les Applications Temps Reel En Intelligence Artificielle ebook anywhere anytime directly on your device. Fast Download speed and no annoying ads. We cannot guarantee that every ebooks is available!
Book Synopsis Etude de l'architecture du processeur d'une machine pour les applications temps réel en intelligence artificielle by : Pascal Clere
Download or read book Etude de l'architecture du processeur d'une machine pour les applications temps réel en intelligence artificielle written by Pascal Clere and published by . This book was released on 1989 with total page 211 pages. Available in PDF, EPUB and Kindle. Book excerpt: MAIA est un projet développé conjointement par les Laboratoires de Marcoussis et le Centre National d'Etudes des Télécommunications à Lannion. MAlA est un poste de travail qui répond essentiellement à deux types d'applications qui sont la station de travail pour le développement de logiciels dédiés au traitement symbolique et le poste de supervision/conduite de processus en temps réel. MAIA est une machine-langage spécialisée pour l'exécution de LISP et de PROLOG grâce à un jeu d'instructions spécialisé pour la manipulation de listes et du matériel spécifique pour la vérification dynamique du type des objets manipulés, pour le ramasse miettes et la gestion des piles d'évaluation LISP. Le logiciel comprend un compilateur et un interprète LISP et de PROLOG, un noyau temps réel multi-tâche, un ramasse-miettes basé sur l'algorithme de Moon et un gestionnaire de mémoire virtuelle.
Book Synopsis DEVELOPPEMENT A OBJET TEMPS REEL by : LAURENT.. RIOUX
Download or read book DEVELOPPEMENT A OBJET TEMPS REEL written by LAURENT.. RIOUX and published by . This book was released on 1997 with total page 208 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE CONTRIBUE A LA PROGRAMMATION ET AU CONTROLE DE L'EXECUTION D'APPLICATIONS TEMPS REEL ORIENTEES OBJET. L'UTILISATION D'OBJETS TEMPS REEL EST PARTICULIEREMENT INTERESSANTE POUR LA PROGRAMMATION DES APPLICATIONS TEMPS REEL ORIENTEES OBJET, CAR CE MODELE PERMET D'INTRODUIRE LA CONCURRENCE EN CONSERVANT LES PROPRIETES D'ENCAPSULATION, DE LA MODULARITE ET DE REUTILISABILITE, TOUT EN PRENANT EN COMPTE LES CONTRAINTES TEMPS REEL DE L'APPLICATION. L'UNE DES QUALITES ESSENTIELLES DE CETTE APPROCHE EST QU'ELLE PERMET LA SPECIFICATION DU PARALLELISME ET DES CONTRAINTES TEMPS REEL DIRECTEMENT AU NIVEAU DU MODELE ET LEUR MISE EN UVRE AUTOMATIQUE DANS L'APPLICATION. UN SYSTEME D'ANNOTATION DE C++ A ETE AINSI DEFINI QUI PERMET DE DECRIRE DANS LE SOURCE (OU LE MODELE) D'UNE APPLICATION SES SPECIFICATIONS TEMPS REEL. IL FOURNIRA AU SUPPORT D'EXECUTION LES DIFFERENTES INFORMATIONS QUI LUI PERMETTRONT DE LA CONTROLER AU MIEUX. AVEC CETTE APPROCHE DU MULTITACHE, NOUS DISTINGUERONS TROIS NIVEAUX DE CONTROLE : UN CONTROLE D'ETAT (DEFINISSANT SA CAPACITE A EFFECTUER UNE OPERATION), UN CONTROLE DE CONCURRENCE (ASSURANT LE MAINTIENT DE LA COHERENCE DES VALEURS DES ATTRIBUTS DE L'OBJET) ET UN CONTROLE D'ORDONNANCEMENT (EFFECTUANT L'ALLOCATION DES RESSOURCES PROCESSEURS EN FONCTION DES CONTRAINTES). L'ARCHITECTURE DE CONTROLE PROPOSEE, NOMMEE OROS, PERMET D'EFFECTUER LE CONTROLE DYNAMIQUE D'UNE APPLICATION EN PRENANT EN COMPTE CES DIFFERENTS TYPES DE CONTRAINTES. POUR PROFITER DU PARALLELISME DES NOUVELLES MACHINES, CETTE ARCHITECTURE MET L'ACCENT SUR LE PARALLELISME D'EXECUTION MAIS AUSSI DE CONTROLE. L'ARCHITECTURE OROS GERE AINSI L'ACCES AUX ATTRIBUTS DE CHAQUE OBJET DE MANIERE INDIVIDUELLE PERMETTANT AINSI DE PARALLELISER DES TRAITEMENTS QUI N'ACCEDENT PAS AUX MEMES DONNEES. CETTE ARCHITECTURE N'UTILISE QUE DES PRIMITIVES COMMUNES A L'ENSEMBLE DES SYSTEMES D'EXPLOITATION TEMPS REEL DU COMMERCE, CE QUI PERMET D'ASSURER LA FAISABILITE ET LA PORTABILITE.
Book Synopsis International Workshop Expert Systems & Their Applications by :
Download or read book International Workshop Expert Systems & Their Applications written by and published by . This book was released on with total page 262 pages. Available in PDF, EPUB and Kindle. Book excerpt:
Book Synopsis RECHERCHE DE LA CONFIGURATION OPTIMISEE D'UNE ARCHITECTURE CIBLE POUR UNE APPLICATION TEMPS-REEL by : MARIANNE.. DE MICHIEL
Download or read book RECHERCHE DE LA CONFIGURATION OPTIMISEE D'UNE ARCHITECTURE CIBLE POUR UNE APPLICATION TEMPS-REEL written by MARIANNE.. DE MICHIEL and published by . This book was released on 1994 with total page 207 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE S'INSERE DANS UN PROJET DONT L'OBJECTIF EST DE DEFINIR UN OUTIL QUI PERMET D'OBTENIR AUTOMATIQUEMENT LA MACHINE LA MIEUX ADAPTEE POUR TRAITER UNE APPLICATION TEMPS-REEL STRICT DONNEE. DEFINIR UN TEL OUTIL EST DANS L'ABSOLU, TRES DELICAT EN RAISON DE LA DIVERSITE DES APPLICATIONS ET DES MOYENS POUR LES DECRIRE. MAIS SI L'ON PARVIENT A MODELISER L'APPLICATION, ET SI L'ON DISPOSE D'UN LANGAGE PERMETTANT DE LA DECRIRE SELON LE MODELE, IL EST ALORS POSSIBLE DE DEFINIR UNE ARCHITECTURE GENERIQUE CONFORME AU MODELE, SUR LAQUELLE ON PEUT PROJETER L'APPLICATION. UNE PREMIERE ETAPE DE NOTRE TRAVAIL A DONC ETE DE DEFINIR UN MODELE ET LE LANGAGE DE DESCRIPTION ASSOCIES. LA DESCRIPTION D'UN SYSTEME EST ENSUITE COMPILEE. LA COMPILATION PERMET D'UNE PART DE VERIFIER LA COHERENCE DE L'APPLICATION ET D'AUTRE PART DE CONTROLER SI LA DESCRIPTION SATISFAIT LES CONTRAINTES TEMPORELLES DEFINIES LORS DE LA SPECIFICATION. LORSQUE LES CONTRAINTES NE SONT PAS VERIFIEES, L'OUTIL DECOMPOSE AUTOMATIQUEMENT L'APPLICATION DE FACON A OBTENIR UN PARALLELISME JUSTE SUFFISANT POUR UNE EXECUTION EN TEMPS-REEL. LA DESCRIPTION OBTENUE A L'ISSUE DE CETTE ETAPE N'EST GENERALEMENT PAS OPTIMALE. L'OUTIL OPTIMISE CETTE CONFIGURATION DE FACON A REDUIRE LE TEMPS DE REPONSE DU SYSTEME ET LE COUT DE REALISATION. IL RESTE ALORS A DETERMINER LA PROJECTION DE LA DESCRIPTION SUR L'ARCHITECTURE CIBLE. AU COURS DE CETTE PHASE, L'OUTIL PREND EN COMPTE LES CONTRAINTES MATERIELLES INHERENTES A L'ARCHITECTURE. LA MACHINE DEDIEE, PERMETTANT DE TRAITER L'APPLICATION EN TEMPS REEL, EST ALORS OBTENUE PAR L'INTERCONNEXION D'ELEMENTS MATERIELS DE L'ARCHITECTURE GENERIQUE SELON LA CONFIGURATION DEDUITE DE LA REPRESENTATION OPTIMALE.
Book Synopsis Simulation, mise en oeuvre et tests, logiciels et matériels d'un processeur expérimental orienté traitement symbolique by : Lounis Kessal
Download or read book Simulation, mise en oeuvre et tests, logiciels et matériels d'un processeur expérimental orienté traitement symbolique written by Lounis Kessal and published by . This book was released on 1987 with total page 250 pages. Available in PDF, EPUB and Kindle. Book excerpt: ETUDE DE L'ARCHITECTURE DE PEARLS, UN PROCESSEUR ORIENTE EN TRAITEMENT SYMBOLIQUE. ON DECRIT LES OUTILS DE CONCEPTION, POUR LA MISE AU POINT DE LA MACHINE. CES OUTILS EMPORTENT UN SIMULATEUR DE JEU D'INSTRUCTIONS ET DE L'ARCHITECTURE PEARLS (APS) QUI SONT REALISES A PARTIR D'UN INTERPRETE LISP ECRIT EN LANGAGE C POUR LE SM90
Book Synopsis Étude d'une architecture parallèle de processeur pour la transmission de données à haut débit by : Abbas Ramazani
Download or read book Étude d'une architecture parallèle de processeur pour la transmission de données à haut débit written by Abbas Ramazani and published by . This book was released on 2005 with total page 149 pages. Available in PDF, EPUB and Kindle. Book excerpt: Le travail de cette thèse s'intègre dans un projet général au sein du laboratoire LICM concernant la conception architecturale d'une chaîne de transmission à haut débit. L'objectif global est de concevoir un processeur spécialisé pour le traitement rapide des algorithmes des divers protocoles présents dans les couches basses des modèles références (OSI, Internet, ITU-T/ATM). L'évolution des technologies et l'élargissement des bandes passantes des réseaux de transmission ont transféré le goulot d'étranglement concernant les débits autorisés vers les équipements constituant les nœuds actifs des réseaux. La prise en charge de la diversité des protocoles employés, de l'hétérogénéité des données et des très forts débits requis, n'est possible que par une forte montée en puissance de la capacité de traitement de ces équipements. Si ce problème est déjà en bonne partie traité en ce qui concerne les routeurs et les commutateurs, beaucoup de chemin reste encore à faire concernant les équipements terminaux de circuits de données (ex : modem, carte réseau) dans le domaine du haut débit. La conception d'une architecture de processeur spécialisée dépend fortement des caractéristiques des applications auxquelles le processeur est dédié. L'architecture globale choisie pour le processeur est celle d'un ensemble d'unités de traitement généralistes (mini coeurs de processeur) ou spécialisées (modules auxiliaires) interconnectées. Le but est d'offrir une capacité de traitement parallèle élevée. Le développement d'une telle architecture nous impose de définir une démarche méthodologique appropriée. Cette démarche commence par une étude de protocoles de réseaux représentatifs. Il s'agit tout d'abord d'identifier parmi les principales tâches (opérations) des protocoles, les plus communes et les plus critiques d'entre elles. Les tâches critiques (du point de vue temporel) sont traitées par des modules spécialisés (dont l'étude fait l'objet d'autres travaux). Les tâches restantes sont prises en charge par les unités de traitement généralistes dont l'étude constitue l'essentiel de ce travail. Les performances potentielles de ces unités généralistes sont évaluées en fonction de différentes architectures cibles (CISC, RISC, superscalaire, VLIW). La technique mise en place, pour l'évaluation des performances temporelles des architectures, repose sur une modélisation des algorithmes par chaînes de Markov. Un banc de simulation a été réalisé implantant la technique. Afin de ne pas favoriser indûment une architecture, nous avons introduit un modèle de processeur virtuel pour coder les algorithmes sans introduire de contrainte lié à l'une des architectures. L'analyse des résultats obtenus avec le banc de simulation, nous a permis de déterminer les architectures les plus appropriés par type d'algorithme. La performance de l'architecture globale du processeur (fonctionnement parallèle de l'ensemble des unités de traitement) a été évaluée pour différentes conditions de trafic. Un modèle d'interconnexion simplifié (par rapport au modèle final) a été utilisé, reliant les unités de traitement sous forme d'un pseudo-pipeline (linéaire ou non). Enfin, deux types d'unités de traitement généralistes (mini coeurs de processeur) ont été modélisées en VHDL au niveau RTL et alidées sur FPGA.
Book Synopsis Recherche de la configuration optimisée d'une architecture cible pour une application en temps réel by : Marianne de Michiel
Download or read book Recherche de la configuration optimisée d'une architecture cible pour une application en temps réel written by Marianne de Michiel and published by . This book was released on 1994 with total page 213 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE S'INSERE DANS UN PROJET DONT L'OBJECTIF EST DE DEFINIR UN OUTIL QUI PERMET D'OBTENIR AUTOMATIQUEMENT LA MACHINE LA MIEUX ADAPTEE POUR TRAITER UNE APPLICATION TEMPS-REEL STRICT DONNEE. DEFINIR UN TEL OUTIL EST DANS L'ABSOLU, TRES DELICAT EN RAISON DE LA DIVERSITE DES APPLICATIONS ET DES MOYENS POUR LES DECRIRE. MAIS SI L'ON PARVIENT A MODELISER L'APPLICATION, ET SI L'ON DISPOSE D'UN LANGAGE PERMETTANT DE LA DECRIRE SELON LE MODELE, IL EST ALORS POSSIBLE DE DEFINIR UNE ARCHITECTURE GENERIQUE CONFORME AU MODELE, SUR LAQUELLE ON PEUT PROJETER L'APPLICATION. UNE PREMIERE ETAPE DE NOTRE TRAVAIL A DONC ETE DE DEFINIR UN MODELE ET LE LANGAGE DE DESCRIPTION ASSOCIES. LA DESCRIPTION D'UN SYSTEME EST ENSUITE COMPILEE. LA COMPILATION PERMET D'UNE PART DE VERIFIER LA COHERENCE DE L'APPLICATION ET D'AUTRE PART DE CONTROLER SI LA DESCRIPTION SATISFAIT LES CONTRAINTES TEMPORELLES DEFINIES LORS DE LA SPECIFICATION. LORSQUE LES CONTRAINTES NE SONT PAS VERIFIEES, L'OUTIL DECOMPOSE AUTOMATIQUEMENT L'APPLICATION DE FACON A OBTENIR UN PARALLELISME JUSTE SUFFISANT POUR UNE EXECUTION EN TEMPS-REEL. LA DESCRIPTION OBTENUE A L'ISSUE DE CETTE ETAPE N'EST GENERALEMENT PAS OPTIMALE. L'OUTIL OPTIMISE CETTE CONFIGURATION DE FACON A REDUIRE LE TEMPS DE REPONSE DU SYSTEME ET LE COUT DE REALISATION. IL RESTE ALORS A DETERMINER LA PROJECTION DE LA DESCRIPTION SUR L'ARCHITECTURE CIBLE. AU COURS DE CETTE PHASE, L'OUTIL PREND EN COMPTE LES CONTRAINTES MATERIELLES INHERENTES A L'ARCHITECTURE. LA MACHINE DEDIEE, PERMETTANT DE TRAITER L'APPLICATION EN TEMPS REEL, EST ALORS OBTENUE PAR L'INTERCONNEXION D'ELEMENTS MATERIELS DE L'ARCHITECTURE GENERIQUE SELON LA CONFIGURATION DEDUITE DE LA REPRESENTATION OPTIMALE
Book Synopsis Architecture parallèle générique pour la réalisation de système temps réel by : Ahmed Feki
Download or read book Architecture parallèle générique pour la réalisation de système temps réel written by Ahmed Feki and published by . This book was released on 1993 with total page 160 pages. Available in PDF, EPUB and Kindle. Book excerpt: CETTE THESE DECRIT LA CONCEPTION D'UNE ARCHITECTURE MODULAIRE, RECONFIGURABLE DEDIEE AU TRAITEMENT D'UN FLOT CONTINU DE DONNEES EN TEMPS REEL. LA METHODOLOGIE DE CONCEPTION D'UNE ARCHITECTURE ADAPTEE FAIT L'OBJET DU PREMIER CHAPITRE. CETTE METHODOLOGIE PASSE PAR UNE MODELISATION QUI TIENT COMPTE A LA FOIS DES SPECIFICATIONS DE LA CLASSE DES APPLICATIONS VISEES ET DES DIFFICULTES RENCONTREES LORS DE LA REALISATION DES SYSTEMES TEMPS REELS. LES ELEMENTS DE BASE DE L'ARCHITECTURE GENERIQUE SONT DECRITS DANS LE CHAPITRE DEUX. C'EST UNE ARCHITECTURE MODULAIRE RECONFIGURABLE DONT LE SYSTEME DE COMMUNICATION ASYNCHRONE PERMET UN RECOUVREMENT ENTRE LES TRAITEMENTS ET LES TRANSFERTS. L'ETUDE DU SYSTEME OPERATOIRE EST PRESENTEE DANS LE CHAPITRE TROIS. C'EST UN SYSTEME DISTRIBUE, LA GESTION ET LE CONTROLE ETANT REPARTIS SUR LES DIFFERENTS ELEMENTS DE L'ARCHITECTURE. DANS LE DERNIER CHAPITRE NOUS PRESENTONS, L'ASSEMBLAGE ET LE CONTROLE D'UNE MACHINE DEDIEE POUVANT SUPPORTER UNE OU PLUSIEURS APPLICATIONS AINSI QUE LA DISTRIBUTION DES APPLICATIONS SUR CETTE MACHINE
Book Synopsis Conception d'une architecture de processeur de signal VLSI, programmable en langage évolué et optimale dans le traitement d'algorithmes rapides by : Ciro-Andrés Martinez Garcia-Moreno
Download or read book Conception d'une architecture de processeur de signal VLSI, programmable en langage évolué et optimale dans le traitement d'algorithmes rapides written by Ciro-Andrés Martinez Garcia-Moreno and published by . This book was released on 1988 with total page 338 pages. Available in PDF, EPUB and Kindle. Book excerpt: CONCEPTION ET VALIDATION D'UNE ARCHITECTURE VLSI DE PROCESSEUR DE SIGNAL RAPIDE ET DIRECTEMENT PROGRAMMABLE EN LANGAGE EVOLUE QUI COMPREND ESSENTIELLEMENT DES PRIMITIVES DE TRAITEMENT NUMERIQUES DU SIGNAL, IMPLANTEES EN SILICIUM (CONVOLUTION, ADAPTATION, MODULE BIQUADRATIQUE, ETC.)LE PROCESSEUR PROPOSE EST PROGRAMMABLE SOIT PAR MACRO OU MICROINSTRUCTION, SOIT PAR UNE COMBINAISON DES DEUX. TOUTES LES INSTRUCTIONS DU PROGRAMME D'APPLICATION RESIDENT EN MEMOIRE EXTERNE. LA PARTIE OPERATIVE EST ORGANISEE EN 3 MEMOIRES RAM ET 3 BUS. LE MULTIPLIEUR-ACCUMULATEUR A ETE MODIFIE DE FACON A EFFECTUER EN UN SEUL CYCLE TOUTES LES SOMMES NECESSAIRES A L'ADAPTATION ET A LA CONVOLUTION.
Book Synopsis Architecture logicielle haute performance pour la simulation temps-reel synchrone d'objets physiques multi-sensoriels : retour d'effort, synthese de sons, synthese d'images by : Olivier Giraud
Download or read book Architecture logicielle haute performance pour la simulation temps-reel synchrone d'objets physiques multi-sensoriels : retour d'effort, synthese de sons, synthese d'images written by Olivier Giraud and published by . This book was released on 1999 with total page 268 pages. Available in PDF, EPUB and Kindle. Book excerpt: LE PROJET FONDATEUR DE L'ACROE EST LE DEVELOPPEMENT ET LA PROMOTION D'OUTILS DE SIMULATION INFORMATIQUE D'OBJETS DU MONDE REEL PAR LA MODELISATION DES PHENOMENES PHYSIQUES QUI LE COMPOSENT ET LE REGISSENT. CE PROJET DONNE NAISSANCE A DES RECHERCHES SUR TROIS AXES : LA DEFINITION D'UN FORMALISME DE CONCEPTION MODULAIRE DES MODELES PHYSIQUES (CORDIS-ANIMA), LA CONCEPTION DE LOGICIELS IMPLEMENTANT CE FORMALISME ET LA RECHERCHE D'OUTILS D'INTERACTION HOMME-MACHINE A HAUTE PERFORMANCE. MON ETUDE PORTE SUR LA REALISATION D'UN LOGICIEL DE SIMULATION EN TEMPS REEL EXPLOITANT AU MAXIMUM L'ARCHITECTURE TELURIS COMPOSEE D'UN ORDINATEUR POWERCHALLENGE MULTIPROCESSEUR DE SILICON GRAPHICS AVEC SA CARTE VIDEO, D'UNE CARTE D'ENTREE-SORTIE SONORE SPECIFIQUE ET DU TRANSDUCTEUR GESTUEL RETROACTIF DE L'ACROE. LA PREMIERE PARTIE DU DOCUMENT PROPOSE UNE ETUDE DE LA MISE EN FORME ALGORITHMIQUE DU FORMALISME CORDIS-ANIMA DANS TOUS SES ASPECTS : CARACTERISATION DES MODULES ET PLACEMENT DE LEUR EXECUTION DANS DES ALGORITHMES SEQUENTIELS EN RESPECTANT LE FLUX DE DONNEES CIRCULANT ENTRE CES MODULES POUR DES SIMULATIONS MONO A MULTIFREQUENCE ET MONO A MULTIPROCESSEUR. LA DEUXIEME PARTIE PRESENTE L'ANALYSE DES PERFORMANCES DE CALCUL DES DISPOSITIFS D'INTERACTION ET DE LA MACHINE DE CALCUL. NOUS Y OBSERVONS EN PARTICULIER LE DEBIT DE COMMUNICATION ENTRE CES ELEMENTS AINSI QU'ENTRE LES PROCESSEURS ET LA MEMOIRE DE LA MACHINE DE CALCUL ET PAR EXTENSION ENTRE LES PROCESSEURS POUR UNE SIMULATION MULTIPROCESSEUR PAR MEMOIRE PARTAGEE. Y SONT AUSSI DEVELOPPES QUELQUES ELEMENTS DECRIVANT LE COMPORTEMENT DU COMPILATEUR DE LANGAGE C DU SYSTEME QUI NOUS ONT PERMIS D'ECRIRE DU CODE A HAUT RENDEMENT POUR LES PROCESSEURS MIPS R8000. ENFIN, DANS UNE TROISIEME PARTIE, JE DECRIS L'IMPLEMENTATION DU MOTEUR DE CALCUL FAITE EN FONCTION DES OBSERVATIONS DE PERFORMANCE EFFECTIVE ET DE LA COMPILATION DES DIVERSES EXPERIMENTATIONS DE MODELISATION ET DE SIMULATION CONSTITUANT LE PATRIMOINE DE L'ACROE.
Book Synopsis Une méthodologie de conception des applications temps réel destinées à être implantées sur des machines cibles "multi-processeurs" by : Lichen Zhang
Download or read book Une méthodologie de conception des applications temps réel destinées à être implantées sur des machines cibles "multi-processeurs" written by Lichen Zhang and published by . This book was released on 1993 with total page 480 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA COMPLEXITE DES PROBLEMES POSES PAR LA CONCEPTION DES SYSTEMES TEMPS REEL DESTINES A ETRE IMPLANTES SUR DES MACHINES CIBLES MULTI-PROCESSEURS NECESSITE L'ELABORATION D'UNE METHODOLOGIE DE CONCEPTION POUR CES SYSTEMES. LE TRAVAIL PRESENTE DANS CE MEMOIRE SE SITUE DANS CE CADRE ET A TRAVERS LES PROPOSITIONS QUI Y SONT FAITES, APPORTE UNE NOUVELLE DIMENSION DANS LA CONCEPTION DES SYSTEMES TEMPS REEL. LA PREMIERE CONTRIBUTION DE CE MEMOIRE EST DE PROPOSER UNE METHODOLOGIE S'APPUYANT SUR CINQ VUES COMPLEMENTAIRES: ENVIRONNEMENT, FONCTION, PERFORMANCE, COMPORTEMENT ET PHYSIQUE. CES CINQ VUES CORRESPONDENT A CINQ NOUVEAUX MODELES QUI AMELIORENT LE TRAITEMENT DES PROBLEMES CONCERNES PAR LA SPECIFICATION ET LA CONCEPTION DES SYSTEMES TEMPS REEL. LE CYCLE DE VIE EST DECOMPOSE EN SIX ETAPES: ANALYSE ET DEFINITION DES BESOINS, ANALYSE ENVIRONNEMENTALE, RAFFINAGE FONCTIONNEL DU SYSTEME, ANALYSE COMPORTEMENTALE, EVALUATION DES PERFORMANCES ET IMPLANTATION. LA DEUXIEME CONTRIBUTION DE CE MEMOIRE CONSISTE A RESOUDRE LES PROBLEMES PARTICULIERS RENCONTRES FREQUEMMENT DANS LES APPLICATIONS TEMPS REEL DEVELOPPEES SUR LES MULTIPROCESSEURS: SATISFACTION DES CONTRAINTES TEMPORELLES, TRANSFORMATION DE DIAGRAMME FONCTIONNEL ET DE DIAGRAMME COMPORTEMENTAL EN PROGRAMME PARALLELE, VALIDATION DES PROPRIETES DE SURETE, VIVACITE ET TERMINAISON DES PROGRAMMES PARALLELES, ALLOCATION ET ORDONNANCEMENT DES PROCESSUS SUR LES PROCESSEURS ET EQUILIBRAGE DE CHARGE DE TRAVAIL SUR LES PROCESSEURS. CONCERNANT L'EQUILIBRAGE DE CHARGE, NOUS PRESENTONS UNE ETUDE DE CAS PORTANT SUR LA MODELISATION DES SYSTEMES TEMPS REEL REPARTIS PAR LES RESEAUX DE FILES D'ATTENTE AVEC DES ARRIVEES NEGATIVES ET POSITIVES. LA DERNIERE CONTRIBUTION PERMET DE VALIDER LA METHODOLOGIE PROPOSEE A TRAVERS LE DEVELOPPEMENT D'UN SIMULATEUR POUR LA GENERATION DE TRAMES DE TELEMESURE AUX NORMES CCSDS SUR DES RESEAUX DE TRANSPUTERS. CE SIMULATEUR PEUT PRODUIRE DES TRAMES CONFORMES AUX NORMES CCSDS ET IDENTIQUES A CELLES QUE PRODUIRAIT UN GENERATEUR BORD DE TRAMES DE TELEMESURE
Book Synopsis METHODES DE CONCEPTION D'UNE ARCHITECTURE OPTIMISEE DE TRAITEMENT POUR DES APPLICATIONS D'IMAGES by : PASCAL.. COLLET
Download or read book METHODES DE CONCEPTION D'UNE ARCHITECTURE OPTIMISEE DE TRAITEMENT POUR DES APPLICATIONS D'IMAGES written by PASCAL.. COLLET and published by . This book was released on 1997 with total page 184 pages. Available in PDF, EPUB and Kindle. Book excerpt: LES MATERIELS DE TRAITEMENT D'IMAGES FONT GENERALEMENT L'OBJET DE MAQUETTES TEMPS REEL DONT LE BUT EST DE PROUVER LA FAISABILITE DE NOUVEAUX CONCEPTS AINSI QUE D'ORIENTER LES CHOIX DES ARCHITECTURES DES FUTURS CALCULATEURS EMBARQUES. LE CONTEXTE D'UTILISATION DE CES ALGORITHMES COMPLEXES (DONNEES A TRES HAUT DEBIT, TEMPS DE REPONSE DUR, ETC.) FAIT QUE LES SYSTEMES DE TRAITEMENT CLASSIQUES NE SONT PAS CAPABLES DE SATISFAIRE LES BESOINS DES CONCEPTEURS D'APPLICATIONS DE TRAITEMENT D'IMAGE. C'EST AINSI QUE LES NOUVEAUX SYSTEMES DE TRAITEMENT POUR LE DOMAINE DE LA VISION SONT GENERALEMENT FORTEMENT ADAPTES AU PROBLEME A TRAITER, C'EST A DIRE EXTREMEMENT SPECIALISES. LE COROLLAIRE EST QUE POUR CHAQUE NOUVEAU PROBLEME SE POSE LA QUESTION QUEL EST LE SYSTEME DE TRAITEMENT QUI POURRA EXECUTER L'ALGORITHME EN RESPECTANT LES DIFFERENTES CONTRAINTES?. AUJOURD'HUI AUCUNE METHODE NE PERMET VERITABLEMENT DE CHOISIR LA MACHINE ADAPTEE, DONC DE CONNAITRE A PRIORI QUELLE EST L'ARCHITECTURE DU SYSTEME NECESSAIRE. CETTE INCERTITUDE EST UNE DES PRINCIPALES CAUSES DE RETARD DANS LE DEVELOPPEMENT D'UN PROJET. LA PLUPART DES OUTILS RELATIFS A CE PROBLEME ONT POUR PRINCIPE DE BASE SOIT DE PROJETER UN GRAPHE ALGORITHMIQUE SUR UN GRAPHE MATERIEL DEJA EXISTANT (RESOLUTION DES PROBLEMES D'ORDONNANCEMENT ET DE PLACEMENT DE TACHES) SOIT D'UTILISER DES MODELES MATHEMATIQUES DE PROCESSEURS ET DE BUS ISSUS DE L'EXPERIMENTATION (RESOLUTION DU PROBLEME DE NOMBRE ET TYPE DE PROCESSEUR). CES APPROCHES ONT COMME INCONVENIENT, DANS LE PREMIER CAS, DE REQUERIR LA MACHINE OU, DANS LE DEUXIEME CAS, DE SE RESTREINDRE A DES SCHEMAS DE PARALLELISME FIGES. L'APPROCHE ENVISAGEE CONTOURNE CES RESTRICTIONS POUR EXTRAIRE DIRECTEMENT L'ARCHITECTURE DE L'ALGORITHME. CETTE THESE PRESENTE SAGAPA (SYSTEM ARCHITECTURE GENERATED FROM A PARALLEL ALGORITHM), UN OUTIL D'AIDE A LA CONCEPTION DE SYSTEMES DE TRAITEMENT D'IMAGES BASE SUR UNE METHODOLOGIE QUI PERMET DE DETERMINER AUTOMATIQUEMENT L'ARCHITECTURE MINIMALE ADAPTEE A UN ALGORITHME DONNE TOUT EN SATISFAISANT UNE CONTRAINTE DE TEMPS D'EXECUTION MAXIMAL. LA MINIMISATION EST CONSIDEREE EN TERME DE VOLUME OCCUPE : NOMBRE DE PROCESSEURS, QUANTITE DE MEMOIRES, COMPLEXITE DU RESEAU D'INTERCONNEXION. UNE SIMULATION COMPLETE DU SYSTEME PERMET DE VERIFIER QUE LA CONTRAINTE TEMPORELLE EST SATISFAITE.
Book Synopsis UNE MACHINE BASES DE DONNEES TEMPS REEL ET SES APPLICATIONS A LA GESTION DE BASES D'IMAGES by : GUY.. FOUQUET
Download or read book UNE MACHINE BASES DE DONNEES TEMPS REEL ET SES APPLICATIONS A LA GESTION DE BASES D'IMAGES written by GUY.. FOUQUET and published by . This book was released on 1991 with total page pages. Available in PDF, EPUB and Kindle. Book excerpt: NOUS AVONS DEVELOPPE UNE HEURISTIQUE D'ORDONNANCEMENT DE TRANSACTIONS TEMPS REEL DANS UN ENVIRONNEMENT NON DETERMINISTE. ELLE ACCEPTE DES CONTRAINTES DE TEMPS PLUS OU MOINS FORTES POUR DES TRANSACTIONS TEMPS REEL DOUX COMME POUR DES TRANSACTIONS TEMPS REEL DUR. NOTRE HEURISTIQUE REPOSE SUR UNE POLITIQUE D'ACCES AU PROCESSEUR PAR MULTITHREADING. LE TEMPS TOTAL D'EXECUTION D'UNE TRANSACTION EST ESTIME EN FONCTION D'UNE CHARGE PROBABLE INDEPENDANTE DE LA CHARGE REELLE. NOUS MONTRONS QUE LES PERFORMANCES DE NOTRE HEURISTIQUE DEPENDENT DE LA CHARGE DU SYSTEME MAIS SURTOUT DE LA SOUS-EVALUATION DU NOMBRE DE QUANTA NECESSAIRES A L'EXECUTION DE LA TRANSACTION. LA COMPLEXITE DE NOTRE HEURISTIQUE EST DE L'ORDRE DU NOMBRE DE TRANSACTIONS ACTIVES O(N). ELLE PRESENTE UNE AMELIORATION PAR RAPPORT AUX PREMIERES SOLUTIONS D'ALGORITHMES D'ORDONNANCEMENT DYNAMIQUE DE TRANSACTIONS (O(NLOG(N))). DE PLUS, NOUS DISCUTONS DIFFERENTES VARIANTES DE L'HEURISTIQUE PERMETTANT SOIT UNE MINIMISATION GLOBALE DES PERTES, SOIT UNE MAXIMISATION DU TAUX DE REUSSITE. LES RESULTATS FAVORABLES OBTENUS LORS DES SIMULATIONS, NOUS ONT CONDUIT A TESTER UNE APPLICATION DE RECHERCHE ASSOCIATIVE DANS UNE BASE D'IMAGES. LES BENCHMARKS MESURES MONTRENT QU'UNE CORRECTION AU PLUS TOT EN CAS DE SOUS-ESTIMATION DE LA DUREE DE LA TRANSACTION PERMET DES TAUX DE REUSSITE SATISFAISANTS
Author :François Duhem (auteur d'une thèse intitulée Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel) Publisher : ISBN 13 : Total Pages :116 pages Book Rating :4.:/5 (836 download)
Book Synopsis Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel by : François Duhem (auteur d'une thèse intitulée Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel)
Download or read book Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel written by François Duhem (auteur d'une thèse intitulée Méthodologie de conception d'architectures reconfigurables dynamiquement pour des applications temps-réel) and published by . This book was released on 2012 with total page 116 pages. Available in PDF, EPUB and Kindle. Book excerpt: La reconfiguration dynamique des FPGA, malgré des caractéristiques intéressantes, peine à s’installer dans l’industrie principalement pour deux raisons. Tout d’abord, les performances du contrôleur natif développé par Xilinx sont faibles et pourront résulter en un rapport entre le temps de reconfiguration et la période de la tâche trop importante pour une implémentation dynamique. Ensuite, le développement d’une application reconfigurable dynamiquement demande un effort plus conséquent, notamment concernant l’ordonnancement des tâches. Il est en effet impossible d’évaluer une architecture et/ou un algorithme d’ordonnancement pour vérifier si l’application respectera bien ses contraintes de temps avant la phase d’implémentation. Cette thèse s’inscrit dans ce contexte et propose des solutions aux problématiques énoncées précédemment. Dans un premier temps, nous présenterons FaRM, un contrôleur de reconfiguration dynamique capable d’atteindre les limites théoriques de la technologie grâce à un algorithme de compression efficient et une architecture optimisée. Ensuite, nous présenterons RecoSim, un simulateur d’architectures reconfigurables en SystemC modélisant à un haut niveau d’abstraction un tel système. Basé sur un modèle de coût du temps de reconfiguration avec FaRM, RecoSim permet notamment le développement et l’évaluation d’algorithmes d’ordonnancement, qui sont des éléments clés des architectures temps-réel. Finalement, nous montrerons comment ces premières contributions sont utilisées au sein de FoRTReSS, un flot d’exploration d’architectures intégré avec les outils de développement Xilinx. Ces travaux ont été effectués dans le cadre du projet ANR ARDMAHN.
Book Synopsis Architecture SoC-FPGA pour la mesure temps réel par traitement d'images. Conception d'un système embarqué by : Lionel Lelong
Download or read book Architecture SoC-FPGA pour la mesure temps réel par traitement d'images. Conception d'un système embarqué written by Lionel Lelong and published by . This book was released on 2005 with total page 220 pages. Available in PDF, EPUB and Kindle. Book excerpt: La méthode de mesures par PIV (Particle Image Velocimetry) est une technique pour mesurer un champ de vitesse de manière non intrusive et multipoints. Cette technique utilise l'algorithme de corrélation entre deux images consécutives pour déterminer les vecteurs vitesse. La quantité de calcul requis par cette méthode limite son usage à des traitements en temps différé sur ordinateur. Les performances des ordinateurs demeurent insuffisantes pour ce type d'applications sous contrainte temps réel sur des cadences de données élevés. Au vu de ces besoins, la définition et la conception d'architectures dédiées semblent être une solution adéquate pour atteindre le temps réel. L'évolution des niveaux d'intégration permet le développement des structures dédiées au traitement d'images en temps réel à bas prix. Dans ce travail de thèse, nous nous sommes intéressés à la conception d'une architecture de type SoC (System on-Chip) dédiée aux mesures de paramètres physiques par traitement d'images en temps réel. C'est une architecture hiérarchique et modulaire dédiée à des applications de type flot de données d'entrée dominant. Cette description hiérarchique permet la modification du nombre et/ou de la nature de ces éléments sans modifier profondément l'architecture. Pour le calcul d'une mesure, il faut 267 μs avec un FPGA à 50 MHz. Pour estimer les performances du système, un imageur CMOS a été connecté directement au FPGA. Les avantages de ce prototype sont de réduire au minimum le mouvement de grands ensembles de données ainsi que la latence en commençant à traiter des données avant leur complète acquisition.
Book Synopsis Les utilitaires et l'intelligence artificielle pour un système d'aide à la conception en architecture by : Dominique Caradant
Download or read book Les utilitaires et l'intelligence artificielle pour un système d'aide à la conception en architecture written by Dominique Caradant and published by . This book was released on 1985 with total page 96 pages. Available in PDF, EPUB and Kindle. Book excerpt:
Book Synopsis AUTOMATISATION DE LA CIRCULATION DES INFORMATIONS EN TEMPS REEL by : Ilham Benyahia
Download or read book AUTOMATISATION DE LA CIRCULATION DES INFORMATIONS EN TEMPS REEL written by Ilham Benyahia and published by . This book was released on 1993 with total page 222 pages. Available in PDF, EPUB and Kindle. Book excerpt: LA NOUVELLE GENERATION D'APPLICATIONS EN TEMPS REEL COMPREND COMME EXEMPLES LES SYSTEMES DE SURVEILLANCE DE MALADES, LES SYSTEMES DE COORDINATION DE ROBOTS ET LES SYSTEMES DE SECURITE EN GENERAL. CES APPLICATIONS SE CARACTERISENT PAR UN ENVIRONNEMENT TEL QUE LES EVENEMENTS QUI Y PROVIENNENT SONT APERIODIQUES ET PEUVENT MEME PORTER DES INFORMATIONS NON CERTAINES. LE DELAI DE REPONSE A CES INFORMATIONS EST STRICT. A CAUSE DE CES CARACTERISTIQUES, LES TECHNIQUES CLASSIQUES DEVIENNENT INSUFFISANTES. CES APPLICATIONS NECESSITENT ALORS DE NOUVELLES TECHNIQUES. POUR REPONDRE A CES BESOINS, NOUS PROPOSONS UNE SOLUTION ARCHITECTURALE DONT LES PRINCIPALES CARACTERISTIQUES COMPRENNENT DES FONCTIONNALITES QUI VERIFIENT LES CONTRAINTES TEMPORELLES. CES FONCTIONNALITES SONT ESSENTIELLEMENT REPRESENTEES PAR UN ORDONNANCEMENT ET UNE GESTION DE RESSOURCES INTELLIGENTS. L'ARCHITECTURE PROPOSEE EST BASEE SUR UN NOYAU TEMPS REEL INTEGRANT DES FONCTIONNALITES D'INTELLIGENCE ARTIFICIELLE REPRESENTEES SOUS FORME DE SYSTEMES EXPERTS ET DE RAISONNEMENT TEMPOREL. ELLE INTEGRE AUSSI DES MODELES QUI PERMETTENT D'ATTEINDRE UNE FLEXIBILITE REPONDANT AUX CHANGEMENTS DES ENVIRONNEMENTS. UN OUTIL D'EXPERIMENTATION BASE SUR UNE TECHNIQUE DE SIMULATION A EVENEMENTS DISCRETS EST REALISE. LE BUT DE SON UTILISATION EST DE VALIDER LE COMPORTEMENT D'UN SYSTEME INTEGRANT NOTRE ARCHITECTURE
